Intel：基于FPGA加密池化内存数据

按：Intel 作为CXL联盟主要成员，对该技术落地过程潜在挑战和困难，可以说比任何硬件厂商都要理解透彻。本文介绍了CXL内存池化带来的安全挑战，并基于FPGA实现内存数据加密。

关键要点

1. CXL 2.0差异化内存池技术

2. 内存池化益处及面临的挑战

3. 利用FPGA作为支持内存池化设备解决方案

内存池化技术（CXL 2.0）

• • 高效利用硬件
• • 动态管理和分配CXL附加资源
• • 软件（操作系统、结构管理器）、硬件（平台、交换机、内存设备）、协议（CXL）增强

好处

• • 减少内存闲置
• • 降低总拥有成本（TCO）
• • 减少内存超配

图中三张图表达了CXL2.0技术演化过程中的内存池化，从左往右依次表示：

1. 1. 基于CXL 2.0 交换机连接的单台设备内存扩展，可以把独立或多个的内存池（通常是扩展卡）直接挂载到单台Host上，适合大设备的内存扩展；
2. 2. 基于CXL 2.0 交换机，实现内存扩展卡资源共享给多台主机使用，方便更细粒度资源共享；
3. 3. 借助端口直连技术，实现池化内存到多主机的共享，屏蔽CXL 交换机的中间层消耗。

阐述端口直连技术的互联逻辑。

简要理解下：红框内是基于CXL 2.0 的内存扩展器实体卡（Smart Modular XMM CXL E3S[1]），上端引脚可通过PCIe连接到本地主机中，远端主机可通过扩展卡上的CDFP模块访问本地内存资源。

CDFP（CXL Device Form Factor） 是一种用于连接和管理内存和存储设备的接口标准。通过CDFP连接到远端主机可以理解为：

1. 1. 远程访问：CDFP允许主机通过网络访问远端的内存资源，实现内存的共享和扩展。这意味着计算资源可以在不同物理位置之间分布，而不必局限于本地存储。
2. 2. 灵活性：使用CDFP，系统可以根据需要动态调整内存资源，提供更大的灵活性和可扩展性。这种配置能够优化资源利用率，适应不同的工作负载需求。
3. 3. 性能保障：通过CDFP连接的设备通常能够提供确定性延迟，确保数据传输的可靠性和性能。这对需要高性能计算和快速数据访问的应用尤为重要。
4. 4. 互操作性：CDFP作为一个标准接口，促进了不同厂商设备之间的兼容性，使得系统集成和升级更为便捷。

内存池化带来的挑战

图表讨论了内存池技术中的一个主要挑战，即数据位置远离主计算导致的访问延迟。为了解决这一问题，CXL 2.0规范提供了几种缓解措施，包括QoS遥测、性能监控以及多逻辑设备的使用。这些措施旨在优化数据访问效率，降低延迟。

关于内存池化应用的挑战，Meta在2022年的开放计算峰会上有详细的分析： Data Center Memory Systems at Meta- OCP Global Summit 2022[2]

挑战：在系统安全性方面提出新挑战

缓解措施：根据 CXL 2.0 规范 有效的虚拟层次结构的结构管理（第 2.4 节） 设备能做什么：使用与主机/虚拟层次结构预协商的特殊密钥进行加密/解密 - 同时实施多个数据处理算法 - 压缩、加密

挑战：容错性

缓解措施：根据 CXL 2.0 规范 管理热移除，全局持久刷新（第 9.9 和 9.8 节） 设备能做什么：- 使用部分重新配置实现灵活的故障隔离 - 处理老化/电气故障或动态修复缺陷

FPGA在实现内存资源的解耦与加速方面具有显著潜力。

这张图介绍了Intel 基于FPGA设计的CXL-Type3 设备，其IP架构设计。

详细可参考：Agilex™ 7 FPGA I-Series Development Kit User Guide[3]

图示在FPGA中实现Crypto iAFU（加密集成加速单元）的潜在选项。它强调了该技术的优势，包括灵活的加密能力、允许定制的安全算法，以及单一FPGA可以支持多种加密类型。这种设计旨在提升数据安全性和处理效率，适用于需要高安全性的应用场景。

• • CXL 有助于内存池的实施，但仍然存在挑战。
• • 一些挑战可以通过基于 FPGA 的解决方案来缓解：
  • • CXL IP 具有增值特性，包括“乱序”HDM 事务支持
  • • 动态重配置能力
  • • 硬处理器系统
  • • 10 – 800 GbE 能力
  • • PCIe 5.0/6.0 连接性
  • • 预构建的“加速器”功能（IP/解决方案）

总结

1. 1. CXL 2.0内存池化技术可以提高硬件利用率和动态管理资源能力，降低内存冗余并节省总拥有成本（TCO）。
2. 2. CXL内存池化还面临系统安全和故障容错等挑战，需要通过特定算法和技术来解决。
3. 3. FPGAs可以作为内存池化的设备，并提供多种加密和加速功能。
4. 4. Intel FPGA团队提供了多种支持CXL内存池化的IP和解决方案，可以帮助用户实现更灵活和高效的内存管理和加速。

引用链接

[1] Smart Modular XMM CXL E3S: https://www.smartm.com/product/xmm-cxl-e3s [2] Data Center Memory Systems at Meta- OCP Global Summit 2022: https://www.google.com/search?q=meta+CXL+OCP+presentatiobn&rlz=1C1GCEB_enUS900US900&ei=5VmTZNS4HKTV9AOzv7eoBw&ved=0ahUKEwiUv9azltX_AhWkKn0KHbPfDXUQ4dUDCBA&uact=5&oq=meta+CXL+OCP+presentatiobn&gs_lcp=Cgxnd3Mtd2l6LXNlcnAQAzIFCAAQogQyBQgAEKIEMgUIABCiBDIFCAAQogQyBQgAEKIEOgoIABBHENYEELADOgQIIRAKSgQIQRgAUNYJWIcPYLURaAFwAXgAgAGVAYgBjASSAQMwLjSYAQCgAQHAAQHIAQg&sclient=gws-wiz-serp [3] Agilex™ 7 FPGA I-Series Development Kit User Guide: https://www.intel.com/content/www/us/en/docs/programmable/683288/current/overview.html

---【本文完】---