200GBASE-KR4 (C137)
PMA(二)
C2C 200GAUI-8
/C2C 400GAUI-16(C120B)
概述
本附录定义了可选芯片间200 Gb/s 8通道连接单元接口(200GAUI-8 C2C)和400 Gb/s 16通道连接单元接口(400GAUI-16 C2C)的功能和电气特性。下图显示了200GAUI-8和400GAUI-16 C2C接口与ISO/IEC开放系统互连(OSI)参考模型的示例关系。200GAUI-8和400GAUI-16 C2C接口提供电气特性和相关一致性测试点,在设计长度约为25厘米的电气互连系统时,可以选择使用这些特性和一致性测试点。
200GAUI-8 C2C链路根据200GAUI-8 C2C发射机、200GAUI-8 C2C信道和200GAUI-8 C2C接收机进行描述。图120B-3描绘了一个典型的200GAUI-8 C2C应用,方程式(83D-1)(如图83D-3所示)总结了与芯片间应用相关的推荐差分插入损耗预算。200GAUI-8 C2C接口在每个方向上都包括独立的数据路径。每个数据路径包含8个使用2电平NRZ(也称为PAM2)信令的AC耦合差分通道,其中最高差分电压电平对应于码元1,最低电平对应于码元0。交流耦合的低频3dB截止值应小于100kHz。
400GAUI-16 C2C链路根据400GAUI-16 C2C发射机、400GAUI-16 C2C信道和400GAUI-16 C2C接收机进行描述。图120B-4描绘了一个典型的400GAUI-16 C2C应用,方程式(83D-1)(如图83D-3所示)总结了与芯片间应用相关的推荐差分插入损耗预算。400GAUI-16 C2C接口在每个方向上都包括独立的数据路径。每个数据路径包含16个使用2电平NRZ(也称为PAM2)信令的AC耦合差分通道,其中最高差分电压电平对应于码元1,最低电平对应于码元0。交流耦合的低频3dB截止值应小于100kHz。
每条通道的标称信号速率为26.5625 GBd。链路两端的200GAUI-8 C2C或400GAUI-16 C2C发射机根据信道确认机制调整到适当的设置。如果实施,发射机均衡反馈机制(Request_flag, Requested_eq_cm1, Requested_eq_c1, Remote_eq_cm1, and Remote_eq_c1 for each lane and direction are accessible through registers 1.180 through 1.187)可用于识别适当的设置。自适应或可调接收器执行均衡的其余部分。
规范的信道一致性测试是通过200GAUI-8 C2C或400GAUI-16 C2C信道操作裕度Channel Operating Margin(COM)来实现的。由于信道ILD、回波损耗和串扰,实际信道损耗可能高于或低于方程(83D-1)给出的值。
一致性测试点
芯片到芯片接口的电气特性分别在发射机(TP0a)和接收机(TP5a)的一致性测试点处定义。TP0a和TP5a的位置和用于测量变送器特性的测试夹具的电气特性分别如下图所示。
电气特性
发送方向(TP0a)
如果实施了C45 MDIO,则每个通道和方向(发送和接收)的Local_eq_cm1 [ C(-1) / ( |C(-1)| + |C(0)| + |C(1)| ) ]和Local_eq_c1 [ C(1) / ( |C(-1)|+ |C(0)| +|C(1)| ) ]可以通过寄存器1.500到1.531访问。变量Local_eq_cm1通过改变比率c(-1)/( |c(-1| + |c(0)| + |c(1)|)来控制pre-cursor tap c(-1)的权重。变量Local_eq_c1通过改变比率c(1)/(|c(-1)|+|c(0)|+| c(1)|来控制post-cursor tap c(1)的权重 。Local_eq_cm1和Local_eq_c1彼此独立,并且独立于每个通道。Local_eq_cm1和Local_eq_c1值中的每个连续步骤都会导致发射机均衡的单调变化。
接收方向(TP5a)
如果芯片对片接收机支持可选的发射机均衡反馈。如果实现了C45条MDIO,则每个通道和方向的变量Request_flag、Requested_eq_cm1、Requested_eq_c1、Remote_eq_cm1和Remote_eq_c1可通过寄存器1.500到1.531访问。
C2M 200GAUI-8
/C2M 400GAUI-16(C120C)
概述
本附录定义了可选芯片到模块200 Gb/s 8通道连接单元接口(200GAUI-8 C2M)和400 Gb/s 16通道连接单元接口(400GAUI-16 C2M)的功能和电气特性。下图显示了200GAUI-8和400GAUI-16 C2M接口与ISO/IEC开放系统互连(OSI)参考模型的关系。芯片到模块接口提供电气特性和相关一致性测试点,在设计具有可插拔模块接口的系统时可以选择使用这些特性和一致性测试点。
每个PHY的子层(包括PCS和相关FEC),这些子层可以可选地包括200GAUI-8 C2M或400GAUI-16 C2M,并在相应的PMD条款中进行了规定。
200GAUI-8 C2M链路根据主机200GAUI-8 C2M组件、具有相关插入损耗的200GAUI-8 C2M信道和模块200GAUI-8 C2M组件进行描述。图120C-2描述了典型的200GAUI-8 C2M应用,并总结了与芯片到模块应用相关的差分插入损耗预算。支持的插入损耗预算由方程式(83E-1)表征,如图83E-3所示。200GAUI-8 C2M接口在每个方向上都包括独立的数据路径。每个数据路径包含8个使用2级NRZ(也称为PAM2)信令的差分通道,其中最高差分电压电平对应于码元1,最低电平对应于码元0。每个通道在模块内都是交流耦合的。
400GAUI-16 C2M链路根据主机400GAUI-16 C2M组件、具有相关插入损耗的400GAUI-16 C2M信道和模块200GAUI-8 C2M组件进行描述。图120C-3描述了典型的400GAUI-16 C2M应用,并总结了与芯片到模块应用相关的差分插入损耗预算。支持的插入损耗预算由方程式(83E-1)表征,如图83E-3所示。400GAUI-16 C2M接口在每个方向上都包括独立的数据路径。每个数据路径包含16个使用2级NRZ(也称为PAM2)信令的差分通道,其中最高差分电压电平对应于码元1,最低电平对应于码元0。每个通道在模块内都是交流耦合的。
每条通道的标称信号速率为26.5625 GBd。200GAUI-8和400GAUI-16芯片到模块接口使用与OIF-CEI-03.1[B57]中定义的CEI-28G-VSR类似的规范和测试方法进行定义。BER应小于10-6(相对于200GAUI-4/400GAUI-8误码率少了10倍) 。
一致性测试点定义
芯片到模块接口的电气特性分别在主机和模块的一致性测试点处定义。参考测试夹具test fixtures,称为一致性板,用于访问电气规格参数。图83E-4描述了测量主机CAUI-4(200GAUI-8/400GAUI-16相同)一致性时一致性点的位置。主机一致性板(HCB)的输出用于验证TP1a处的主机电气输出信号。同样,TP4a处的HCB输入用于验证主机输入一致性。
图83E-5描述了测量模块CAUI-4(400GAUI-16相同)一致性时一致性测试点的位置。模块一致性板(MCB)的输出用于验证TP4处的模块电气输出信号。同样,TP1处MCB的输入用于验证模块输入一致性。
电气特性
主机输出
C2M主机输出应符合83E.3.1中的所有规范,但以下情况除外:
--每条通道的信号速率为26.5625 GBd±100 ppm。
--时钟恢复单元的转角频率为4 MHz。
如果实施了C45 MDIO,则可以通过寄存器1.400至1.415在模块中访问Recommended _CTLE_value变量。
模块输出
C2M模块输出应符合83E.3.2中的所有规范,但以下情况除外:
--每条通道的信号速率为26.5625 GBd±100 ppm。
--对于包含RS-FEC子层的PHY,眼睛高度、眼睛宽度和垂直眼睛闭合如109B.3.2.1中所述。
--时钟恢复单元的转角频率为4 MHz。
主机输入
C2M主机输入应符合83E.3.3中的所有规范,但以下情况除外:
--每条通道的信号速率为26.5625 GBd±100 ppm。
--主机应力输入测试的BER符合120C.1.1的要求,而不是83E.1.1的要求。
--表83E-5中的“应用pk-pk正弦抖动”与表87-13一致。
模块输入
C2M模块输入应符合83E.3.4中的所有规范,但以下情况除外:
--每条通道的信号速率为26.5625 GBd±100 ppm。
--模块应力输入测试的BER符合120C.1.1的要求,而不是83E.1.1的要求。
--表83E-8中的“应用pk-pk正弦抖动”与表87-13一致。信道均衡由模块中的均衡器提供,该均衡器使用主机提供的Recommended_CTLE_value,或由模块中不使用主机提供设置的自适应均衡器提供。
如果实施了C45 MDIO,则可以通过寄存器1.400至1.415在模块中访问的Recommended _CTLE_value变量。
下节课继续介绍200GBASE-R的PMA(三)。