前言
大家好吖,欢迎来到 YY 滴计算机组成 系列 ,热烈欢迎! 本章主要内容面向接触过C++的老铁
本博客主要内容,收纳了一部门基本的计算机网络题目,供yy应对期中考试复习。大家可以参考
- 本章为分章节的习题内容题库,试卷与大题库可以看下面传送门其他博客
【计组不挂科】计算机组成第一章< 计算机系统概述 >习题库(选择题&判断题&填空题)(含答案与解析)
一.选择题
1.存储器是计算机系统中的记忆设备,它主要用来()
A.存放数据
B.存放微程序
C.存放数据和程序
D.存放程序
2.下列存储器中不是半导体存储器的是()
A.静态存储器
B.动态存储器
C.U盘
D.光盘
3.某机器字长为32位,某存储容量为1,若按字编址,它的寻址范围为()
A.256KB
B.1M
C.512KB
D.256K
4.和外存相比,内存的特点是( )
A.容量小、速度慢、成本低
B.容量大、速度快、成本低
C.容量小、速度快、成本高
D.容量大、速度慢、成本高
5.某SRAM芯片的存储容量为256KX4位,则该芯片的地址线、数据线分别为()()
A.20,8
B.8,20
C.18,4
D.4,18
6.在主存和CPU之间增加cache存储器的目的是()
A.提高内存可靠性
B.增加内存容量
C.降低存储器容量
D.解决CPU和主存之间的速度匹配问题
7.下列部件(设备)中,存取速度最快的是()
A.CPU的寄存器
B.软盘存储器
C.光盘存储器
D.硬盘存储器
8.某计算机字长为16位,它的主存容量为64B,按字编址,则它可寻址范围是()
A.32K
B.64K
C.16KB
D.32KB
9.下列因素中,与cache的命中率无关的是( )
A.cache的容量
B.cache块的大小
C.主存的存取时间
D.cache的组织方式
10.有关高速缓冲存储器(cache)的说法正确的是( )
A.只能在CPU以内
B.若存在Cache,CPU就不能再访问内存
C.CPU内外都可设置Cache
D.只能在CPU以外
11.Cache由高速的( )组成
A.ROM
B.DRAM
C.Flash
D.SRAM
12.计算机的存储器采用分级(分层)方式是为了()
A.操作方便
B.解决容量、价格、速度三者之间的矛盾
C.保存大量数据方便
D.减少主机箱的体积
13.常用的虚拟存储器寻址系统由( )两级存储器组成
A.Cache-主存
B.主存-硬盘
C.Cache-辅存
D.主存-辅存
14.某容量为256MB的存储器,由若干4M*8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是( )
A.36
B.30
C.19
D.22
15.采用指令cache与数据cache分离的主要目的是
A.提高cache的命中率
B.减少指令流水线资源冲突
C.减低CPU平均访问时间
D.减低cache的缺失损失
16.在表示存储器容量时,1KX8表示( )
A.存储器中有8000个存储器元
B.有1000个存储单元,每个单元为8bit
C.有1k个存储器单元,每个单元可存一个字节
D.访问时需要20位地址线
17.SRAM是静态随机存取存储器,存储单元为非破坏性读出,可性高,速度快。如果不停电,其存储信息( )
A.很容易丢失
B.需要周期性刷新
C.需要经常检查
D.长久保存
18.动态RAM的特点是( )
A.工作中需要动态地改变访存地址
B.每隔一定时间,需要根据原存内容重写一遍即刷亲。
C.工作中存储内容会产生变化
D.每次读出后,需根据原存内容重写一次。
19.虚拟存储管理系统的基础是程序访问的局部性理论,此理论的基本含义是( )
A.在程序的执行过程中,程序对主存的访问是不均匀的。
B.代码的顺序执行。
C.时间和空间局部性
D.程序在主存的局部空间内执行
20.下列关于闪存(Flash memory)的叙述中,错误的是( )
A.采用随机访问方式,可替代计算机外部存储器
B.信息可读可写,并且读、写速度一样快
C.存储元由MOS管组成,是一种半导体存储器
D.掉电后信息不丢失,是一种非易失性存储器
21.下列部件(设备)中,存取容量最大的是( )
A.主存
B.CPU的寄存器
C.Cache
D.硬盘存储器
22.下面有关半导体存储器组织的叙述中,错误的是( )
A.存储器的核心部分是存储体,由若干存储单元构成
B.同一个存储器中,每个存储单元的宽度可以不同
C.存储单元由若干个存放0或1的存储元件构成
D.一个存储单元有一个编号,就是存储单元的地址
23.在下列存储器中,( )可以作为主存储器。
A.半导体存储器
B.光盘
C.硬盘
D.磁带
24.某SRAM芯片的存储容量为256K*4位,则该芯片的地址线和数据线分别为( )
A.4,18
B.8,20
C.20,8
D.18,4
25.虚拟存储器可以实现()
A.逻辑上扩大主存储器的存储空间,并能进行自动管理和调度
B.提高主存储器的存取速度
C.扩大外存储器的存储空间
D.提高外存储器的存取周期
26.存储周期是指( )
A.存储器的写入时间
B.指令执行时间
C.存储器进行连续读或写操作所允许的最短间隔时间
D.存储器进行连续写操作允许的最短间隔时间
27.存储单元是指( )
A.存放两个字节的所有存储元集合
B.存放一个二进制信息位的存储元存放一个机器字的所有存储元集合
C.存放一个字节的所有存储元集合
28.EPROM是指( )
A.随机读写存储器
B.电擦可编程只读存储器
C.可读可写存储器
D.光擦可编程只读存储器
29.下列说法中正确的是( )
A.cache的功能全部由硬件实现
B.cache与主存统一编址,cache的地址空间是主存地址空间的一部分
C.虚拟存储器的功能全部由硬件实现
D.多体交叉存储器主要解决扩充存储容量问题
30.字节是存储器的基本单位,字节的长度是( )
A.16bit
B.8bit
C.1bit
D.32bit
二.判断题
1.引入虚拟存储系统的目的是提高存储速度
2.调入CACHE的内容主存一定有副本。
3.主存/CACHE存储器的访问“时间比”小于辅存/主存的访问“时间比”。
4.一个主存块只能映像到CACHE的某个特定行(块)地址的映像方式称为直接映像。
5.任何存储器都有记忆能力,其中信息不会丢失。
6.程序可在辅助存储器中直接运行。
7.因为半导体存储器加电后才能存储数据,断电后数据就丢失了,因此EPROM做成的存储器,加电后必须重写原来的内容。
8.存储单元是存储一个二进制信息的存储元。
9.设置 Cache 的主要目的是提高内存的整体访问速度。
10.主存储器中采用双译码结构的主要目的是提高存取速度。
11.主存储器中采用双译码结构的主要目的是降低成本。
12.在具有虚拟存储器的系统中,根据寻址方式计算出来的有效地址是辅存地址。
13.EPROM,可擦写可编程的ROM,可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。
14.CACHE和虚拟存储器均由硬件实现的。
15.实现主存地址与CACHE地址的映射是由硬件自动完成的。
16.光盘属于外存储器,也属于辅助存储器
17.访问存储器的请求是由CPU发出的。
三.填空题
1.设某机器的Cache采用4路组相联映射方式,已知cache容量为16KB,主存容量为2Mb,每个块有8个字,每个字为32b。Cache起始为空,CPU从主存单元0、1、……、100依次读出101个字(一次读出一个字),并重复操作11次,则Cache的命中率为_______________% 。(答案中不能填计算算式,必须填写计算后的最终阿拉伯数字结果,结果要求保留一位小数,而且数字后不需要填写%)
2.衡量存储器性能的指标主要有3个:________________、存储器的速度和存储器的价格。
3.半导体内存储器按使用功能可以分为RAM和______________两种。(请用大写英文缩写填写)
4.DRAM的集中式刷新、分散式刷新和异步式刷新,______________刷新会出现死区。
5.程序局部性原理认为,在一个较短的时间间隔内,程序访问的地址往往集中在一个不大的范围内,它包括时间局部性和___________局部性两种。
6.在存储层次中,为了将辅存(主存)中的信息调入主存(高速缓存),用某种算法将辅存(主存)地址定位到主存(高速缓存)中,这个过程称为__________映射。(答案请用中文填写)
7.存储器的存储单元地址译码有单向译码和_____________译码两种方式
8.在存储层次中,Cache是为了提高主存的___________,而虚拟存储器是为了扩大主存的逻辑容量。(答案请用中文填写)
9.主存储器存储容量扩展有位扩展、字扩展和________________扩展三种。(答案请用中文表示)
10.存储系统的层次结构主要有2个层次,其中一个是Cache-主存层次,另外一个是_______________。
11.SRAM与DRAM存储器相比,DRAM的集成度比SRAM________________。
12.主存储器与CACHE的地址映射方式中,直接映射的命中率要比组相联映射_____。(答案请用中文填写)
13.主存地址与Cache的地址映射方式有直接相联、_________相联和组相联三种。(答案请用中文填写)
14.CACHE的内容只是主存的副本,为了保证与主存内容的一致,常用的写策略通常有写贯穿法和_________法两种。(答案请用中文表示)
15.虚拟存储器的实现方式有3种:页式、段式和_____。
16.对存储器的要求是速度快、容量大、成本低,为解决这三者的矛盾,计算机采用_____体系结构。
17.某存储器芯片的存储容量为4K×12位,则它的地址线为____位,数据线12位。
18.Cache的映射方式有直接映象、全相联映象、和组相联映象三种,其中 _____方式,适度地兼顾了前两者的优点又尽量避免其缺点,比较理想。
19.主存中每一块都可映射到Cache中任何块的地址映射方式称为________。
20.存储器的存储容量一般以______为单位。(答案请用中文填写)
21. DRAM刷新电路的工作方式一般有____、分散式刷新和异步刷新3种。
四.填空计算题
1.用一个512K8位的Flash存储芯片组成一个4M32位的半导体只读存储器,假如只读存储器采用字节编址,请回答:
1.该只读存储器的数据线为__[空1]___位。
2.该只读存储器的地址线为[空2]__位。
3.共需[空3]_片这种Falsh存储芯片。
4.需要[空4]__片这种Flash存储芯片进行位扩充。
5.需要[空5]______组这种Flash存储芯片进行字扩充。
注意:请用阿拉伯数字填写,不要填写公式或其他单位
2.设主存容量为3个页面,进程对页面的需求序列为1、2、3、4、2、1、5、6、2、1、2、3、7、6、3、2、1、2、3、6,请计算:
1.如果按FIFO(先进先出)替换算法(替换策略)则命中次数为__【空1】___次。
2.如果按LRU(最近最少使用)替换算法(替换策略)则命中次数为【空2】_____次。
注意:数字请用阿拉伯数字表示
3.设某机主存容量为16MB,按字节编址,Cache的容量为16KB。Cache分块,每块容量为8个字,每个字32位。设计一个四路组相联映射(即Cache每组内共有4个块)的Cache组织,请回答:
1.主存地址字段中标记字段为___________位。
2.主存地址字段中组地址字段为___________位。
3.主存地址字段中块内地址字段为___________位(块内按字节编址)。
4.若Cache初始状态为空,CPU依次从主存第0、1、2、3、4、…、99号字单元读出100个字(主存一次读出一个字),则Cache命中次数为_________次。
注意:用阿拉伯数字填写
4.有一个1M×32位的存储器,由128K×8位的DRAM芯片(芯片的内部单元组成一个1024×1024结构的阵列)构成,试问:
(1)需要【空1】个这种芯片。
(2)采用异步刷新方式,且要求单元刷新间隔不超过8ms,则刷新信号周期是【空2】微秒(us)(答案保留4位小数)。
5.某计算机主存按字节编址,已知该机器主存容量为256MB,虚存容量为4GB,试问虚地址(逻辑地址)为_____【空1】__位,实地址(物理地址)为【空2】______位,如果采用分页式虚拟存储器管理,每个页面为4KB,页表项为2字节,则页表最大占用【空3】__字节(B)。(请填写阿拉伯数字,存储容量单位用M)
6.某请求分页(采用页式存储管理)存储管理系统,允许用户空间为 32 个页面(每页 1KB),主存为 16KB,如一个用户程序有 10 页长,且在某时刻该用户进程的页表如下所示。(注意页表中的页号、物理块号为十进制,具体地址转换的时候要化为二进制)请完成逻辑地址(虚拟地址)到物理地址的转换,把结果填写在相应位置上。
1.逻辑地址0AC5H,请问此地址对应的页号是___【空1】(请填写十进制数),对应的物理地址是【空2】H(请填写十六进制数)。注意0AC5H地址中的H为十六进制
2.逻辑地址1AC5H,请问此地址对应的页号是【空3】(请填写十进制数),对应的物理地址是【空4】___________H(请填写十六进制数)。注意1AC5H地址中的H为十六进制
提示:根据每页1KB可以计算得出页内偏移,根据给出的逻辑地址化为二进制,除去页内偏移的二进制数即为页号,根据页号在页表中查找对应的物理块号,然后把物理块号和页内偏移拼接在一起得到物理地址。
7.某分页虚拟存储系统的逻辑地址(虚拟地址)为 16 位,其中高 6 位为页号,低 10 位为页内偏移量,则在这样的地址结构中,请回答:
1.一页有__[空1]_KB。
2.逻辑地址(虚拟地址)空间可分[空2]___页。
3.使用这种逻辑地址的一个作业(程序)最大的使用空间是[空3]____KB。
注意:答案请用阿拉伯数字。KB为K字节的意思。
8.设某8b的机器其地址总线为20b,其1MB的存储器由RAM和ROM两部分组成,其中ROM占128KB(使用64K×8b的芯片),剩余的为RAM空间(使用128K×4b的芯片),试问:
(1)ROM芯片需用___________片
(2)RAM芯片需用___________片
9.设主存容量为3个页面,进程对页面的需求序列为3,4,2,6,4,3,7,4,3,6,3,4,8,4,6,请计算:
1.如果按FIFO(先进先出)替换算法(替换策略)则命中次数为__【空1】,如果主存容量为4个页面,则命中次数又为【空2】。
2.如果按LRU(最近最少使用)替换算法(替换策略)则命中次数为【空3】,如果主存容量为4个页面,则命中次数又为____【空4】________。
注意:答案请用阿拉伯数字表示
10.设有一个具有13位地址和8位字长的存储器,请计算:
(1)该存储能存储_【空1】___KB(K字节)信息。
(2)如果存储器由1K×4位RAM芯片组成,需要【空2】_片,分为【空3】__组。
(3)需要地址的【空4】____位作为芯片选择。
11.某处理器包含一个片内CACHE,容量为8KB(8K字节),且采用4路组相联结构,块的大小为4个32位字。
当CACHE未命中时,以分组方式从主存读取4个字到CACHE,假定主存容量为16MB。
请计算:
(1)CACHE共分为_【空1】组。
(2)写出主存的字节地址(按字节编址)的格式,
即主存的标记字段占_【空2】位,
CACHE组地址字段占【空3】位,
块(行)内地址字段占【空4】_位。
12.设主存容量为3个页面,进程对页面的需求序列为1,2,5,3,1,2,4,1,2,5,3,4,请计算:
1.如果按FIFO(先进先出)替换算法(替换策略)则命中次数为__【空1】,如果主存容量为4个页面,则命中次数又为【空2】。
2.如果按LRU(最近最少使用)替换算法(替换策略)则命中次数为【空3】,如果主存容量为4个页面,则命中次数又为____【空4】________。
注意:数字请用阿拉伯数字表示
13.某处理器包含一个片内CACHE,容量为16KB(16K字节),且采用4路组相联结构,块的大小为4个32位字。
当CACHE未命中时,以分组方式从主存读取4个字到CACHE,假定主存容量为16MB。
请计算:
(1)CACHE共分为_【空1】组。
(2)写出主存的字节地址(按字节编址)的格式,
即主存的标记字段占_【空2】位,
CACHE组地址字段占【空3】位,
块(行)内地址字段占【空4】位。
(3)主存地址34ABE4H映射到CACHE的第_【空5】_______组。
14.有一个具有12位地址和4位字长的存储器,请计算:
(1)该存储器能存储_【空1】___KB(K字节)信息。
(2)如果存储器由1K×1位RAM芯片组成,需要【空2】__片。
(3)需要地址【空3】____位作为芯片选择。
15.有一个32K×16位的存储器,由16K×1位的DRAM芯片(芯片内部是128×128结构)构成,存储器读/写周期为400纳秒(ns)。请计算:
(1)需要【空1】片DRAM芯片。
(2)采用异步刷新方式,如单元刷新间隔为2ms,则刷新信号周期是【空2】微秒(us)(答案保留3位小数)。
(3)如果采用集中刷新方式,存储器刷新一遍最少用_【空3】_微秒(us)(答案保留1位小数)。
16.有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内部是128×128结构)构成,存储器读/写周期为500ns。请计算:
(1)需要【空1】片DRAM芯片。
(2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是【空2】微秒(us)。
(3)如果采用集中刷新方式,存储器刷新一遍最少用_【空3】_微秒(us)时间。
17.某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址。请回答以下问题:
(1)该机可以配备的最大主存容量为___【空1】KB(K字节)。
(2)该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,
则需【空2】_个芯片;
若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为【空3】___微秒(us)。
(3)若为该机配备2K×16位的CACHE,每块(行)8B(字节),采用2路组相联映射方式,
试写出对主存地址的划分,即主存的标记字段占【空4】_位,
CACHE组地址字段占【空5】__位,
块(行)内地址占【空6】__位。
若主存地址为462EH,则该地址可映射到CACHE的第【空7】_____组。