前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >【Autoware】2小时安装Autoware1.13(保姆级教程)

【Autoware】2小时安装Autoware1.13(保姆级教程)

作者头像
DevFrank
发布于 2024-07-24 08:09:09
发布于 2024-07-24 08:09:09
1.3K00
代码可运行
举报
运行总次数:0
代码可运行

1.Autoware简介

Autoware是一款“一体化”开源自动驾驶软件,能实现感知、决策、控制等功能,通过在Ubuntu中搭建Autoware开发环境和案例的运行,使大家对自动驾驶技术的实现有一个更清晰的认识。

软件架构图如下:

2.电脑软硬件配置要求

  • 硬件要求:
    • 处理器-推荐i7,最低i5
    • 运行内存-16G及以上
    • 硬盘存储-100G及以上
    • 显卡-暂无要求
  • 软件要求:
    • 操作系统-Ubuntu 18.04
    • 框架&中间件-ROS Melodic
    • 界面框架-Qt 5.12.0
    • 自动驾驶软件-Autoware 1.13

由于大多数学习者电脑没有GPU,以下安装仅适用于Autoware-cpu版本。

3.Ubuntu 18.04系统

推荐安装双系统,安装方法不再赘述!

4.ROS Melodic安装

ROS安装

推荐使用“鱼香ROS”大佬的一键安装命令: wget http://fishros.com/install -O fishros && . fishros

(注意:根据自身情况选择“是否更新源”、“ROS版本”、“桌面版/精简版”) 安装完成之后,通过 roscore 命令测试主节点,输出如下信息表示安装成功:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
PARAMETERS
 * /rosdistro: melodic
 * /rosversion: 1.14.7

NODES

auto-starting new master
process[master]: started with pid [1215]
ROS_MASTER_URI=http://nx:11311/

setting /run_id to cb38e680-dee2-11ea-bae1-70665563e003
process[rosout-1]: started with pid [1228]
started core service [/rosout]
配置rosdep update

rosdep update自动更新ros源的实现:

  1. 下载脚本:wget https://gitee.com/ncnynl/rosdep/raw/master/rosdep_update.sh ;
  2. 管理员给定执行权限:sudo chmod +x ./rosdep_update.sh;
  3. 管理员运行脚本:sudo ./rosdep_update.sh
  4. 出现这一行,代表成功:all files replaced is finished, please continues run rosdecp update
  5. 然后依次执行:sudo rosdep initrosdep update即可。 ------------失效,可用小鱼工具[3]rosdepc---------------

5.Qt 5.12.0框架安装

安装Qt

打开浏览器,在地址栏输入下面地址:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
http://mirrors.ustc.edu.cn/qtproject/archive/qt/5.12/5.12.0/qt-opensource-linux-x64-5.12.0.run

将会自动下载如下软件包:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
qt-opensource-linux-x64-5.12.0.run

进入“下载”目录下,打开终端,改变执行权限并安装: (注意,安装Qt时请断开网络连接!安装路径请放置在/opt/Qt5.12.0,选择需要的Qt模块

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sudo chmod +x qt-opensource-linux-x64-5.12.0.run
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sudo ./qt-opensource-linux-x64-5.12.0.run
配置系统路径

安装完成之后,需要配置系统路径,可解决找不到头文件、无法添加文件等问题。 打开终端,输入:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sudo gedit /etc/bash.bashrc

在文件末尾添加:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
export QTDIR=/opt/Qt5.12.0/5.12.0/gcc_64
export PATH=$QTDIR/bin:$PATH
export LD_LIBRARY_PATH=$QTDIR/lib:$LD_LIBRARY_PATH

保存后在终端执行:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
source /etc/bash.bashrc

要确认是否添加成功,可输入如下命令(输出Qt的路径表示配置成功):

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
echo $PATH

至此,Qt creater安装完成,也可以进行qt开发。

6.Autoware 1.13自动驾驶软件安装

因为Autoware1.14版本有很多BUG,目前还没有修复,用1.14版本的有很多包都是从1.13版本移植过来的,但1.12版本又缺失了很多模块,因为取其中选择了1.13版。

安装系统软件依赖
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sudo apt-get update
sudo apt-get install -y python-catkin-pkg python-rosdep ros-melodic-catkin
sudo apt-get install -y python3-pip python3-colcon-common-extensions python3-setuptools python3-vcstool
pip3 install -U setuptools

(如果有错误用下面这条语句解决,无错请跳过!) python3.6 -m pip install launchpadlib

建立工作空间
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
mkdir -p autoware.ai/src
cd autoware.ai

下载源码或者用我给定的源码(替换掉src文件夹即可):

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
wget -O autoware.ai.repos https://gitlab.com/autowarefoundation/autoware.ai/autoware/raw/1.13.0/autoware.ai.repos?inline=false
vcs import src < autoware.ai.repos

230921更新:

这里提供一份源码,需要自取:https://gitee.com/frankwang98/autoware.ai.git


安装autoware软件依赖
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
rosdepc update
rosdepc install --from-paths src --ignore-src --rosdistro=melodic -y
开始编译

编译cpu版本的autoware(注:如果更改了源码,即src文件夹,重新编译autoware工作区即可!)

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
colcon build --cmake-args -DCMAKE_BUILD_TYPE=Release

(正常情况下,编译成功164个packages!)

启动autoware:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
source install/setup.bash
roslaunch runtime_manager runtime_manager.launch

界面如下:

在这里插入图片描述
在这里插入图片描述

至此,Autoware 1.13安装完成!恭喜你在自动驾驶道路上又前进了一步!!!

7.其他

Q1:citysim编译报错 A1:电脑安装了其他protobuf版本,需要适配到protobuf3.0.0

以上。

本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2024-03-25,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
HDLBits:在线学习Verilog(六 · Problem 25-29)
在本题中,您将描述一个具有两级层次结构的电路。在top_module中,实例化两个add16模块(已为您提供),每个add16中实例化16个add1实例(此模块需要您编写)。所以,您需要描述两个模块:top_module和add1。
数字积木
2021/04/15
1.1K0
HDLBits:在线学习 Verilog (十四 · Problem 65-69)
本题中需要实现一个 2 进制 1bit 加法器,加法器将输入的两个 1bit 数相加,产生两数相加之和以及进位。
数字积木
2021/04/15
6730
HDLBits:在线学习 Verilog (九 · Problem 40 - 44)
Problem 40 Combinational for-loop: 255-bit population count
数字积木
2021/04/15
1.1K0
HDLBits:在线学习 Verilog (十五 · Problem 70 - 74)
题目要求我们创建一个100bit的二进制的加法器,该电路共包含两个100bit的输入和一个cin, 输出产生sum和cout。
数字积木
2021/04/15
3980
FPGA实验1组合逻辑实验
此次实验为设计一个16位全加器模块并对其进行测试,本实验是以数据流的方式描述全加器模块,其中16位全加器有一个进位输入端和一个进位输出端,以及16位的数据输入和输出端,实现16位数据的计算,具体的实验如下。
timerring
2022/07/20
8370
FPGA实验1组合逻辑实验
HDLBits: 在线学习 SystemVerilog(十三)-Problem 72-79(卡诺图)
HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
碎碎思
2022/11/14
8290
HDLBits: 在线学习 SystemVerilog(十三)-Problem 72-79(卡诺图)
Verilog设计实例(4)详解全类别加法器(一)
本文详细地总结了一系列的加法器,包括半加器、全加器、等波纹进位加法器,虽然FPGA设计工程师不会设计这些东西作为模块来使用,因为综合工具足够智能,能够识别数据相加,但作为训练材料不失为一种不错的选择。
Reborn Lee
2020/06/29
2.6K0
行波进位加/减法器的硬件开销和性能分析
加减法是一类非常基础的运算,本文分析最简单的行波进位加/减法器(Ripple CarryAdder/Subtractor)的硬件开销和性能问题。
AsicWonder
2020/06/10
9900
来看联发科芯片秋招的一个大题(1)——全减器电路与Verilog
输入 A = 0,B = 0,0+0 = 0,所以 S = 0,C = 0;
FPGA探索者
2021/04/15
1.2K0
来看联发科芯片秋招的一个大题(1)——全减器电路与Verilog
HDLBits: 在线学习 SystemVerilog(十七)-Problem 106-114(移位寄存器)
HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
碎碎思
2023/02/14
7600
HDLBits: 在线学习 SystemVerilog(十七)-Problem 106-114(移位寄存器)
HDLBits:在线学习 Verilog (一 · Problem 0-9)
本文是系列文章的第一篇,讨论下前十道习题和解答,HDLBits 共有约 180 题。Step one - HDLBits
数字积木
2021/04/15
1.2K0
HDLBits:在线学习Verilog( 五 · Problem 20-24)
Problem 20: Connecting ports by position(Module pos)
数字积木
2021/04/15
8220
FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】篇
本系列为FPGA系统性学习学员学习笔记整理分享,如有学习或者购买开发板意向,可加交流群联系群主。
FPGA技术江湖
2021/04/01
1.2K0
FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】篇
重学计算机组成原理(十二)- 加法器
这些基本的门电路,是我们计算机硬件端的最基本的“积木” 包含十亿级别晶体管的现代CPU,都是由这样一个一个的门电路组合而成的。
JavaEdge
2022/11/30
9730
重学计算机组成原理(十二)-  加法器
Verilog设计实例(5)详解全类别加法器(二)
超前加法器由许多级联在一起的全加法器组成。 它仅通过简单的逻辑门就可以将两个二进制数相加。 下图显示了连接在一起以产生4位超前进位加法器的4个全加器。 超前进位加法器类似于纹波提前加法器。 不同之处在于,超前进位加法器能够在完全加法器完成其运算之前计算进位。 这比起波纹加法器具有优势,因为它能够更快地将两个数字加在一起。 缺点是需要更多逻辑。 您会发现在设计FPGA和ASIC时,执行速度和使用的资源之间通常会达到平衡。
Reborn Lee
2020/06/29
8270
超前进位加法器的介绍和思考
在文章行波进位加/减法器的硬件开销和性能分析中我们仔细分析了行波进位加法器的硬件开销和性能问题。
AsicWonder
2020/06/11
1.8K0
HDLBits:在线学习 Verilog (十 · Problem 45 - 49)
解析:如上图所示, 一个异或门,一个同或门,我声明一个wire型的temp来存放同或门的输出。
数字积木
2021/04/15
4160
SystemVerilog(一)-RTL和门级建模
接下来系列文章会有很多在Verilog中知识点有被提及,关于这两者关系,请查看《谈谈Verilog和SystemVerilog简史,FPGA设计是否需要学习SystemVerilog》。
碎碎思
2022/04/14
2K0
SystemVerilog(一)-RTL和门级建模
数电——超前进位加法器
  进行两个4bit的二进制数相加,就要用到4个全加器。那么在进行加法运算时,首先准备好的是1号全加器的3个input。而2、3、4号全加器的Cin全部来自前一个全加器的Cout,只有等到1号全加器运算完毕,2、3、4号全加器才能依次进行进位运算,最终得到结果。 这样进位输出,像波浪一样,依次从低位到高位传递, 最终产生结果的加法器,也因此得名为行波进位加法器(Ripple-Carry Adder,RCA)。
全栈程序员站长
2022/09/07
7.5K2
数电——超前进位加法器
HDLBits:在线学习 Verilog (十九 · Problem 90 - 94)
我们用3个包含触发器和多路选择器的子模块来实现图中电路。题目要求我们写出包含一个触发器和一个多路选择器的子模块。
数字积木
2021/04/15
5870
推荐阅读
相关推荐
HDLBits:在线学习Verilog(六 · Problem 25-29)
更多 >
目录
  • 1.Autoware简介
  • 2.电脑软硬件配置要求
  • 3.Ubuntu 18.04系统
  • 4.ROS Melodic安装
    • ROS安装
    • 配置rosdep update
  • 5.Qt 5.12.0框架安装
    • 安装Qt
    • 配置系统路径
  • 6.Autoware 1.13自动驾驶软件安装
    • 安装系统软件依赖
    • 建立工作空间
    • 安装autoware软件依赖
    • 开始编译
  • 7.其他
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档