MultiGBASE-T PHY(三)
5GBASE-T/2.5GBASE-T PHY
5GBASE-T/2.5GBASE-T 目标特性
仅支持全双工操作;
在MAC/PLS服务接口支持5 Gb/s和2.5 Gb/s的速度(在Medium侧为6.4gbps和3.2gbps);
支持基于Clause 28的双绞线自协商;
可选支持基于Clause 78的节能以太网EEE;
可选支持Fast Retrain机制;
5GBASE-T/2.5GBASE-T PHY OSI参考图
5GBASE-T/2.5GBASE-T 基本原理
5GBASE-T/2.5GBASE-T PHY通过四对双绞线采用全双工模式传输。通过在每对双绞线上同时在每个方向上传输10000 Mb/s和6250 Mb/s,可以实现40 Gb/s和25 Gb/s的聚合数据速率。调制速率为每秒3200MBaud和2000MBaud PAM-16编码(每个时钟Baud传输4bit内容,其中3.125bit为信息比特,0.875bit为开销比特)(信息速率=400MBaud/s × 3.125bit/Baud ×4=5Gbps; 开销速率=400MBaud/s × 0.875bit/Baud ×4=1.4Gbps)(信息速率=200MBaud/s × 3.125bit/Baud ×4=2.5Gbps; 开销速率=200MBaud/s × 0.875bit/Baud ×4=0.7Gbps)。
5GBASE-T/2.5GBASE-T PHY可以配置为主PHY或从PHY。这个主从配置通过链路双方的双绞线自协商机制确定(网管员需要保证链路双方一主一从)。主PHY使用本地晶振时钟发送数据,从PHY根据接收数据中提取的时钟用作本地发送数据的时钟。
5GBASE-T/2.5GBASE-T PHY可选地支持基于LPI的EEE机制。当本端或双绞线远端请求低功率操作时,PHY进入LPI模式(前提双绞线本端和远端均支持EEE能力)。EEE支持非对称LPI能力(本端TX LPI模式RX 正常模式,远端RX LPI模式TX 正常模式)和对称LPI能力(本端TX LPI模式RX LPI模式,远端RX LPI模式TX LPI模式)。
5GBASE-T/2.5GBASE-T PHY可选地支持Fast Retrain。此功能允许PHY快速从链路degradation中恢复,而无需正常的两秒再训练。
5GBASE-T/2.5GBASE-T 拓扑图
5GBASE-T时,S=1;2.5GBASE-T时,S=0.5;
5GBASE-T/2.5GBASE-T PCS功能图
XGMII经过PCS到PMA基本数据单元的编码步骤如下:
XGMII原始基本数据单位为25×64=1600比特(纯信息数据);
1600比特数据块进行加扰;
1600比特的数据块每64比特加1比特头(用于标识数块和控制块),此时数据块为1600+25=1625比特;
1625比特添加1个辅助比特头和97比特0尾 ,1625+1+97=1723比特;
1723比特进行LDPC(1723,2048)编码,此时数据块为2048比特;
2048比特分成4组,2048=4×512,此时数据块为2048比特;
4×512执行PAM16编码,此时数据块为2048比特;
总结:1600比特的XGMII侧数据,2048比特的MDI侧数据,整个PHY引入的开销比特为2048-1600=448比特。分别进行归一化后为:XGMII侧1600/512=3.125比特,MDI侧2048/512=4比特,编码开销448/512=0.875比特。
5GBASE-T/2.5GBASE-T线缆参数
5GBASE-T/2.5GBASE-T的MDI母头
5GBASE-T/2.5GBASE-T的MDI公头
5GBASE-T/2.5GBASE-T的MDI线序
MutiGBASE-T自协商未完待续……