本篇来介绍嵌入式硬件电路的相关知识:组合逻辑电路与时序逻辑电路
根据电路是否具有存储功能,将逻辑电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路,是指在任何时刻,电路的输出状态只取决于同一时刻的输入状态,与电路原来的状态无关。
常见的组合逻辑电路:译码器、多路选择器等
组合逻辑的表示方法包括真值表和布尔代数。
输入的所有组合与其对应的输出值构成的表格
A | B | L |
---|---|---|
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
真值表的特点:
布尔代数中有3种基本运算,与、或、非。
与逻辑
与逻辑(AND),记为“·”,也称为逻辑乘。
A和B都满足,Y才满足。
或逻辑
或逻辑(OR),记为“+”,也称为逻辑和。
A和B只要有一个满足,Y就满足。
非逻辑
或逻非(NOT),记为“A非(A上面一横)",也称为逻辑反。
A不满足时,Y才满足。
常见的布尔代数定律如下表所示:
门电路可以实现基本的逻辑功能。
基本的门电路的符号如下:
也可以用下面这种符号表示:
译码器,也称为解码器,可以将特定含义的二进制码转换成对应的输出信号。
译码器为多输入多输出的组合逻辑网络,如下图:
根据功能的不同,译码器分为通用译码器和显示译码器 通用译码器又可分为二进制译码器和二-十进制译码器
数据选择器,又称为多路开关。
常见的数据选择器有:二选一、四选一、八选一、十六选一等。
如下图左图为数据选择器示意。
下图右图为二选一的数据选择器结构:
数据分配器,又称为多路分配器。
与数据选择器相反,它是有一个输入和多个输出。
如下图左图为数据分配器示意。
下图右图为四路数据分配器:
数据分配器的核心实际是一个带有使能端的全译码器
把多路选择器和多路分配器结合起来,得到多路开关,可以实现在一条线上分时传送多路信号。
即在相同地址输入的控制下,将多路输入信号的任意一路从对应的一路输出。
时序逻辑电路,是指电路在任一时刻的输出不仅与当前时刻的输入有关,还与当前时刻的电路状态有关。
常见的时序逻辑电路:寄存器、计数器等。
时钟信号是指有固定周期并与运行无关的信号量,它是时序逻辑的基础,决定了逻辑单元中状态何时更新。
触发器是一种能够储存1位二值信号(0、1)的基本单元电路。其特点为:
触发器的分类: 按时钟控制方式分:电平触发、边沿触发、主从触发 按逻辑功能分:D型、R-S型、J-K型
如下图为锁定触发器(锁存器)的电位触发器的逻辑图:
在时钟信号E为高电平1期间,输入信号多次发送变换,触发器也会相应的多次翻转,这种因输入信号变化而引起触发器状态变化多余一次的现象,称为触发器的空翻。
电平触发器的结构简单,常用来组成暂存器。
如下图为边沿触发器(以D触发器为例)的逻辑图:
边沿触发器除用来组成寄存器外,还可用来组成计数器和移位寄存器
寄存器主要用来接收信息、寄存信息或传送信息。
移位器既能寄存数据,又能在时钟信号的控制下,使数据向左或向右移动。
计数器是由各种触发器和逻辑门构成的,其基本功能用来累计时钟输入脉冲的个数。
本篇介绍了组合逻辑电路与时序逻辑电路的基础知识,组合逻辑电路中,介绍了组合逻辑的表示方法,各种基础门电路、常用的组合逻辑电路等;时序逻辑电路中,首先介绍了时钟信号的类型,然后介绍了触发器、寄存器、移位器、计数器的基础知识点。