低功耗设计方法--电源门控的架构问题（二）

外部电源轨开关

外部电源轨开关提供了最佳的长期漏电节省，但引入了显著的开机延迟，以允许电压调节稳定在规格内。

通常只有少数电压轨可以外部切换：每个电源产生(外部)稳压器成本和电路板上的面积—包括实现开关模式电源所需的电感器和电容器。每个电源轨还需要片上电源分配，这会占用面积并使电源规划和物理布局规划复杂化。大多数 SOC 已经至少有三个电源轨：

• IO 电源（至少 1.8/2.5/3.3V 中的一个，可能有几个取决于应用）

• “常开”的 SOC 核心电源轨

• PLL 的电源轨

• 实时时钟的可选“保持活动”电压供应

添加两个或三个以上的外部开关电源轨会显着增加最终产品的复杂性和成本。

通常芯片和电路板的共享接地/VSS 连接方法最适用于外部电源轨切换。虽然通常有独立的 VSS 引脚用于 IO 焊盘环和芯片核心以将输出同时切换活动与逻辑和存储器分离，这些通常在电路板上接地到共享的“0 伏”接地平面。将任何其他电源视为相对于公共接地的开关正极电源可最大限度地减少添加电源门控时的复杂性。

外部电源轨开关被唤醒事件显著延迟—从几十微秒到毫秒甚至更长时间。更快的电源切换时间不一定是可取的。对断电子系统中的所有电容节点重新充电的涌入电流会导致噪声注入到芯片的其他（通电）区域。共享接地系统中由此产生的“接地反弹”可能会引入难以量化的问题，直到设计流程的实现和分析阶段非常晚。

将此类延迟转换为 RTL 级别的时钟周期并不简单。通常，时钟应该直到开关电源轨稳定并在指定的容差范围内才打开。对于在数百 MHz 范围内运行的设计，这可能相当于数万个时钟周期。实际延迟高度依赖于电源技术（可能必须在生产中采用多源技术）。

当引入动态电压调节时，单独的电源轨就变得必不可少。例如，还可能非常希望为大型存储器组提供自己的电源，该电源可以切换到中间 RAM 保留操作条件。

建议：

• 尽量减少外部开关独立电源轨的数量—考虑到相关的额外电源固定成本。

• 对于外部切换轨，最好切换（正极）电源轨并保持公共接地。

• 在实现电压缩放的系统中，必须为每个电压缩放区域提供一个独立的电源轨。

缺陷：

• 为显著的外部电源轨切换时间而设计：必须将数万或数十万时钟周期延迟考虑在内，并将取决于外部 PSU 规范。

• 尽管从系统设计的角度来看多轨看起来很优雅，但它们在生产中引入了验证和部署挑战。独立电源轨具有独立的电压控制稳压器，与在接口上供电的逻辑相比，独立电源轨在活动、等待状态或暂停时可以表现出截然不同的负载调节特性。

片上电源门控

片上电源门控比片外电源轨门控快得多，并且电源门控区域越小，可以更快地打开和关闭电源。为小电源门控区域上电所需的电流远小于大块所需的电流，但是必须对时间进行预算以管理其他逻辑和存储器所见的电源门控瞬态和噪声注入的最小化。

因此，对于非常小的区域，在几个时钟周期内看到电源门控，对于更重要的门数，看到数十甚至数百个时钟周期的电源门控是现实的。同时打开多个小功率门控区域并不比打开一个大块更好，并且可能导致更复杂的电源控制器。

由于开关晶体管结构的性质，电源门控对性能和面积都有影响，这将在后面的章节中讨论。这些限制将影响系统架构和设计目标。

建议：

• 设计依赖于工艺技术的电源门控时间：根据切换开关区域和开关结构控制特性，可能需要将数十或数百个时钟周期延迟计入唤醒时间。

• 跨边界设计“等待状态”，其中存在动态电源门控功能单元，以便可以安全地管理依赖于实现的延迟时间并设置延迟约束。

陷阱：

• 每个电源门控轨道都会带来验证和测试挑战，因此需要仔细论证电源门控区域的数量并将其计入项目时间表。

电源状态表和常开域

在处理多个电源门控电源域时，电源路由可能会变得复杂。特别是，常开域的概念变得不那么清晰了。图 6-4 显示了三个电源域，每个域都是电源门控的。

如果电源域 B 始终开启，则没有问题。但是如果域 B 在域 A 和 C 上电时关闭，则存在一个问题：A 到 C 的输出损坏，因为 B 中的缓冲区断电。在这种情况下，我们必须将电源从其他一些“始终开启”的电源路由到 B 中的缓冲器。我们可以使用 A 中的隔离电源（因为即使 A 断电它也保持开启）或来自 C 的电源.

另一方面，如果我们知道每当 B 掉电，那么 C 也掉电，我们不必为 B 提供特殊电源。在这种情况下，我们考虑 B是“相对始终开启”—即相对于域 C 始终开启。

因此，我们最终可以根据不同块之间的电源门控关系制定一些相当复杂的电源路由规则。

UPF 为系统架构师提供了一种简洁的方式来将这些功率门控依赖规则传达给实现工具。该 create_pst 和 add_pst_state 命令允许我们创建可用于指定不同的电源网之间的关系的功率状态表。