国内顶级网络专家科普背板以太网技术9--10GBASE-KR(二)

关于10GBASE-KR (C72)，我可以提供如下背景知识：

定义与应用：

10GBASE-KR是一种高速串行通信标准，主要用于背板应用，如刀片服务器、路由器和交换机的集群线路卡等。这里的“K”代表背板，“R”代表64b/66b编码形式，“10G ”则代表通信速率为10Gbps。

技术特点：

10GBASE-KR采用单通道设计，速率为10.3125Gb/s，使用64b/66b编码方式，这种编码方式有助于提高信号的抗干扰能力和传输效率。

它支持多种高级功能，如信号检测、发送关闭、回环测试等，以及可选支持节能以太网EEE。

协议与标准：

10GBASE-KR遵循IEEE 802.3ap标准，这是背板以太网接口标准的一部分。该标准定义了背板接口的物理层、数据链路层等关键特性。

电气特性与物理接口：

10GBASE-KR对差分阻抗有严格要求，通常为100ohm。此外，它还涉及一系列通道无源要求，如回损、插损、插损串扰比等，这些要求确保了信号在背板上的高质量传输。

实现方式：

在实现上，10GBASE-KR通常与XGMII接口配合使用，实现MAC层串行数据和XGMII接口并行数据之间的转换。XGMII接口支持全双工操作，具有固定的数据信号、控制信号和时钟信号配置。

前向纠错功能(FEC)：

10GBASE-KR支持FEC功能，该功能通过提供编码增益的方式实现提高链路预算能力和BER性能。FEC子层在PCS和PMA层之间工作，通过编码/解码过程来检测和纠正传输中的错误。

请注意，以上信息基于公开发布的技术资料和标准文档整理而来，具体实现细节可能因不同厂商和设备而有所差异。

接下来学习原文内容：

10GBASE-KR (C72)

PCS(C49)

64B/66B

64B/66B根据Sync分为数据块（Sync=01）和控制块(Sync=10)。

64B/66B块格式

“Data Block Format”为未编码的64B数据。“Sync + Block Payload”为编码后的66B数据。Block Payload的由数据字符D(8bit)、控制字符C（7bit）、控制字符O(4bit)组成。

下面对各种类型的“Control Block Format”进行一个简要说明。

有序集“Control Block Format”

序列有序集

O0D1D2D3 /C4C5C6C7;C0C1C2C3 /O4D5D6D7;O0D1D2D3 /O4D5D6D7;O0D1D2D3 /S4D5D6D7;序列有序集（64B）用来传递控制状态信息（如本地错误状态和远端错误状态）(本端PHY子层检测到来自下层MDI侧的误码，将给上层RS发送“Local Fault”序列有序集 ; 本端RS层收到“Local Fault”序列有序集后，将停止向PHY层有效数据，而持续向下层MDI侧发送“Remote Fault”序列有序集 ；远端RS层收到“Remote Fault”序列有序集后，将停止向PHY层发送有效数据，并持续向下层MDI侧发送IDLE控制字符)。

O0=Q=0x9c；D1D2D3 = 0x000000: Reserved; D1D2D3 = 0x000001: Local Fault; D1D2D3 = 0x000002: Remote Fault; D1D2D3 = 0x000003: Link Interruption;

O4=Q=0x9c；D5D6D7 = 0x000000: Reserved; D5D6D7 = 0x000001: Local Fault; D5D6D7 = 0x000002: Remote Fault; D5D6D7 = 0x000003: Link Interruption;

信号有序集

802.3不使用此种有序集。INCITS T11 FC使用这种有序集。

前导码和SFD“Control Block Format”

根据/S/控制码出现的位置，分出两种类型。

C0C1C2C3 / S4D5D6D7固定为0xC0C1C2C3 FB 55 55 55，D0D1D2D3 / D4D5D6D7固定为0x55 55 55 D5 D4D5D6D7 [D4D5D6D7为2层目的MAC地址]；

S0D1D2D3 / D4D5D6D7固定为0xFB 55 55 55 55 55 55 D5，D0D1D2D3 / D4D5D6D7 [D0D1D2D3 / D4D5D6D7为2层目的MAC地址]。

IPG“Control Block Format”

笔者以平均IPG为12Byte的报文长度固定的线速突发流的举例(“/S/控制码必须出现在TXD<7:0>的lane 0”和“数据帧长度的任意性”这两个特征造成的结果就是无法做到线速突发流的每一个IPG都是12Byte，只能做到线速突发流的平均IPG为12Byte)，介绍尾帧的Data Block Format（64B）的几种可能。

(1)

MAC（RS Lane对齐前）：

T0C1C2C3 / C4C5C6C7 , C0C1C2C3 / S4D5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：T0C1C2C3 / C4C5C6C7，C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）；……

(2)

MAC（RS Lane对齐前）：

D0T1C2C3 / C4C5C6C7, C0C1C2C3 / C4S5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0T1C2C3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧A2：D0T1C2C3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧B1：D0T1C2C3 / C4C5C6C7 , S0D1D2C3 / D4D5D6D7 ，

帧B2：D0T1C2C3 / C4C5C6C7, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）;……

(3)

MAC（RS Lane对齐前）：

D0D1T2C3 / C4C5C6C7, C0C1C2C3 / C4C5S6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1T2C3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7 或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧A2：D0D1T2C3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧A3：D0D1T2C3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧B1：D0D1T2C3 / C4C5C6C7 ，S0D1D2D3 / D4D5D6D7 ;……

(4)

MAC（RS Lane对齐前）：

D0D1D2T3 / C4C5C6C7, C0C1C2C3 / C4C5C6S7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1D2T3 / C4C5C6C7，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧A2：D0D1D2T3 / C4C5C6C7 ，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧A3：D0D1D2T3 / C4C5C6C7，C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7,

帧B1：D0D1D2T3 / C4C5C6C7, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）;……

(5)

MAC（RS Lane对齐前）：

D0D1D2D3 / T4C5C6C7, C0C1C2C3 / C4C5C6C7, S0D1D2D3 / D4D5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1D2D3 / T4C5C6C7, C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7;……

(6)

MAC（RS Lane对齐前）：

D0D1D2D3 / D4T5C6C7 , C0C1C2C3 / C4C5C6C7 , C0S1D2D3 / D4D5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1D2D3 / D4T5C6C7, C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧A2：D0D1D2D3 / D4T5C6C7, C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧B1：D0D1D2D3 / D4T5C6C7, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧B2：D0D1D2D3 / D4T5C6C7,C0C1C2C3 / C4C5C6C7（O0D1D2D3/ C4C5C6C7 或 C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7;……

(7)

MAC（RS Lane对齐前）：

D0D1D2D3 / D4D5T6C7 , C0C1C2C3 / C4C5C6C7, C0C1S2D3 / D4D5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1D2D3 / D4D5T6C7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧A2：D0D1D2D3 / D4D5T6C7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧A3：D0D1D2D3 / D4D5T6C7, C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧B1：D0D1D2D3 / D4D5T6C7, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）;……

(8)

MAC（RS Lane对齐前）：

D0D1D2D3 / D4D5D6T7 , C0C1C2C3 / C4C5C6C7 , C0C1C2S3 / D4D5D6D7 ；……

XGMII（RS Lane对齐后）：

帧A1：D0D1D2D3 / D4D5D6T7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧A2：D0D1D2D3 / D4D5D6T7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧A3：D0D1D2D3 / D4D5D6T7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, C0C1C2C3 / S4D5D6D7（O0D1D2D3 / S4D5D6D7）,

帧B1：D0D1D2D3 / D4D5D6T7 , C0C1C2C3 / C4C5C6C7（O0D1D2D3 / C4C5C6C7或C0C1C2C3 / O4D5D6D7 或 O0D1D2D3 / O4D5D6D7）, S0D1D2D3 / D4D5D6D7;……

控制码

扰码器

对编码后的66B数据块的中的Block Payload部分进行扰码。扰码的生成多项式为G（X）= 1 + X39 + X58。

变速箱

将来自上层的66B块转换成16B的XSBI接口的data-group。

PCS发送比特顺序

发送处理：来自XGMII的64比特数据添加两比特SYNC头，形成tx_coded<65:0>,其中tx<1:0>为Sync头；

加扰器：对tx_coded<65:2>进行加扰,加扰多项式为G（X）= 1 + X39 + X58;

Gearbox：将tx_coded<65:0>转换成若干个tx_data-group<15:0>（XSBI接口）。

PCS接收比特顺序

块同步：将若干个rx_data-group<15:0>（XSBI接口）转换成rx_coded<65:0>；

解扰器：对rx_coded<65:2>进行解扰, 解扰多项式为G（X）= 1 + X39 + X58;

接收处理：来自解扰器的66比特数据去掉两比特SYNC头，形成rx_coded<65:2>。