首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >基于FPGA的两种SDI视频方案(GTX+外接芯片)

基于FPGA的两种SDI视频方案(GTX+外接芯片)

作者头像
FPGA开源工作室
发布于 2021-02-24 07:19:13
发布于 2021-02-24 07:19:13
7.1K0
举报
文章被收录于专栏:FPGA开源工作室FPGA开源工作室

前 言

SDI接口,全称是“数字分量串行接口(Serial Digital Interface)”。按速率可分为标准清新度SD-SDI、高清标准HD-SDI和3G-SDI,其对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、军事、医疗、交通等领域,SDI的应用广泛度仅次于CameraLink接口。

SDI接口优势:

(1) 消耗GTX更少,消耗IO更少

如果使用GTX总线,仅需1对GTX,而HDMI则需要3对GTX。CameraLink接口由于走LVDS信号,Base模式下需要11对LVDS信号,Full模式下需要22对LVDS信号,消耗IO数量比GTX SDI多了很多。

(2) 传输更稳定

相较于HDMI接口,SDI接口的自锁扣设计更加稳定可靠,不易脱落,不会因人为因素造成信号中断。

(3) 传输距离更长

串行接口是指逐位数据的顺序传输。它的特点是通讯线简单。只要一对传输线可以实现双向通信,特别适合于长距离通信。从理论上讲,SDI的传输距离可以达到100m。

(4) 成本更低

SDI接口平均每米价格约为4元,相较于HDMI接口的平均每米价格约为10元,SDI接口成本更低。

创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通过FMC视频模块已实现两种SDI视频输入/视频输出方案:GTX + 外接芯片。

本文将为您分享基于Kintex-7 FPGA评估板、TL2971A/2972F视频模块的3G-SDI视频输入/输出开发案例,使用外接芯片方式。TL2971A/2972F视频模块模块亦可支持GTX方式。

1 硬件平台

本文基于创龙科技TLK7-EVM评估板、TL2971A/2972F视频模块进行演示。

1.1 TLK7-EVM评估板

TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板,由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。

评估板接口资源丰富,引出FMC、SFP+、PCIe、SATA、HDMI等接口,方便用户快速进行产品方案评估与技术预研。

开发案例主要包括:

● CameraLink、SDI、HDMI、PAL视频输入/输出案例

● 高速AD(AD9613)采集 + 高速DA(AD9706)输出案例

● AD9361软件无线电案例

UDP(10G)光口通信案例

● UDP(1G)光口通信案例

● Aurora光口通信案例

● PCIe通信案例

1.2 TL2971A/2972F视频模块

TL2971A/2972F是一款基于FMC LPC标准设计的3G-SDI视频输入/输出模块,与创龙科技Zynq-7000/Kintex-7/Artix-7等评估板配套使用。

以下为此模块特点:

(1)通过GTX高速串行总线引出1路SDI视频输入接口,最高支持2.97Gb/s(1080P60)。

(2)通过GTX高速串行总线引出1路SDI视频输出接口,最高支持2.97Gb/s(1080P60)。

(3)通过GS2971A芯片引出1路SDI视频输入接口,最高支持2.97Gb/s(1080P60)。

(4)通过GS2972芯片引出1路SDI视频输出接口,最高支持2.97Gb/s(1080P60)。

(5)采用标准BNC连接器,支持视频设备热插拔。

案例源码、产品资料(用户手册、核心板硬件资料、产品规格书)可点击下方链接或扫码二维码获取。

http://site.tronlong.com/pfdownload

扫描下方二维码,即可申请TLK7-EVM评估板进行快速评估,免费哦!

2 案例功能

本案例为通过GS2971A、GS2972芯片引出SDI视频输入、输出案例。通过GTX高速串行总线引出的SDI视频输入、输出案例即将发布,敬请期待。

案例功能:评估板通过FMC视频模块TL2971A/2972F的SDI IN接口进行1080P60视频采集,并通过TL2971A/2972F模块的SDI OUT接口将采集到的视频进行输出。

3 案例演示

将创龙科技的TL2971A/2972F模块连接至评估板FMC1接口,评估板J1跳线帽选择3.3V档位,以配置FMC IO的BANK电压为3.3V。

准备一台拥有HDMI OUT接口的PC机(例如笔记本),通过HDMI数据线将PC机HDMI OUT接口连接至HDMI转SDI模块(厂家:玩视,型号:3G HDMI TO SDI Audio)INPUT接口,PC机HDMI OUT接口用作图像输出。通过SDI数据线将TL2971A/2972F模块的SDI IN接口连接至HDMI转SDI模块的OUTPUT接口。

通过SDI数据线将TL2971A/2972F模块的SDI OUT接口连接至SDI转HDMI模块(厂家:玩视,型号:3G SDI TO HDMI Audio)的INPUT接口,再通过HDMI数据线将一台HDMI显示屏连接至SDI转HDMI模块的OUTPUT接口,HDMI显示屏用作图像显示。

运行程序,即可看到串口调试终端打印如下信息,然后在PC机的显卡设置(或图形属性)中,按照下图设置HDMI分辨率为1920x1080、刷新率为60pHz。

此时,HDMI显示屏将显示PC机HDMI OUT接口输出的图像。

4 关键代码

MicroBlaze裸机源码为:

"sw\baremetal_demo\project\sdi_capture_display\src\"。

关键代码说明如下。

(1) 初始化VDMA,将采集到的视频数据缓存至DDR,并将视频数据搬运至AXI4-Stream to Video Out IP核,再进行SDI视频输出。

5 Vivado工程说明

点击BLOCK DESIGN开发界面下的"Address Editor"选项,可查看IP核分配的地址,MicroBlaze可通过对应地址对IP核进行控制。

Vivado工程顶层文件为:

"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"。

关键代码说明如下。

(1) 定义模块接口。

(2) 使用STARTUPE2原语输出复位信号。

(3) 调用Block Design。

6 IP核配置

6.1 VDMA IP核

本案例使用VDMA IP核进行视频数据缓存。

VDMA(AXI Video Direct Memory Access) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的pg020_axi_vdma.pdf,具体配置说明如下。

(1)Frame Buffer配置为3个。

(2)Write Burst Size、Read Burst Size均配置为16。

(3)读通道的Stream Date Width配置为24。

(4)读/写通道的Line Buffer Depth均配置为1024。

(5) 点击Advanced,保持默认配置,即可避免VDMA同时读写同一个Buffer,造成视频数据传输乱码。

6.2 Video In to AXI4-Stream IP核

本案例使用Video In to AXI4-Stream IP核将并行视频信号转换为AXI4-Stream视频流。

Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》,具体配置说明如下。

(1) 视频格式配置为YUV 4:2:2。

(2) 数据位宽配置为10bit。

(3) Clock Mode配置为Independent(独立时钟)。

6.3 AXI4-Stream to Video Out IP核

本案例使用AXI4-Stream to Video Out IP核将AXI4-Stream视频流转化为并行视频信号。

AXI4-Stream to Video Out IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg044_v_axis_vid_out.pdf》,具体配置说明如下。

(1) 视频格式配置为YUV 4:2:2。

(2) 数据位宽配置为10bit。

(3)Clock Mode配置为Independent(独立时钟)。

6.4 VTC IP核

本案例使用VTC IP核产生用于视频输出的时序。

VTC(Video Timing Controller) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg016_v_tc.pdf》,具体配置说明如下。

(1)点击Detection/Generation,确保不勾选"Include AXI4-Lite Interface"及"Enable Detection"。

(2)点击Default/Constant,Video Mode设为1080p,其余配置保持默认。

6.5 Clocking Wizard IP核

本案例使用Clocking Wizard IP核产生用于视频输出的像素时钟(148.5MHz,对应1080P60)。

Clocking Wizard IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg065-clk-wiz.pdf》,具体配置如下。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2021-02-05,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA开源工作室 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
本文主要介绍FPGA视频开发案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。
创龙科技Tronlong
2023/05/04
6650
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
本文主要介绍FPGA视频开发案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。
创龙科技Tronlong
2024/07/30
2040
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
TI C6678 + Xilinx Kintex-7作为DSP+FPGA架构的经典组合,凭借FPGA的高速采集和DSP的高性能算法处理完美结合的特性,一直被广泛应用于视频追踪、图像处理、软件无线电、雷达探测、光电探测、水下探测以及定位导航等嵌入式应用场景。
创龙科技Tronlong
2022/08/30
1.9K0
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.5K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
基于FPGA的CameraLink视频开发案例
CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议,它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线,其中4对用于并行传输相机控制信号,另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。
FPGA开源工作室
2021/02/24
2.2K0
基于FPGA的CameraLink视频开发案例
基于ZYNQ的CameraLink图像采集与边缘检测开发详解
(1) PL端接入CameraLink相机,通过Base模式采集图像(1280*1024),然后通过VDMA缓存到PS端DDR。
FPGA开源工作室
2020/05/20
5.2K1
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
没玩过图像缩放都不好意思说自己玩儿过FPGA,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。
芯动大师
2024/01/16
6830
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
基于FPGA的光口通信开发案例
自著名华人物理学家高锟先生提出“光传输理论”,实用化的光纤传输产品始于1976年,经历了PDH→SDH→DWDM→ASON→MSTP的发展历程。本世纪初期,ASON/OADM 技术已在通信技术当中广泛应用,逐渐发展成为以骨干网络传输为介质的ROADM技术。
FPGA开源工作室
2021/01/27
2.4K0
基于FPGA的光口通信开发案例
【高清视频方案分享】12G-SDI与CameraLink输入输出,基于RK3588J+FPGA工业平台
CameraLink是一种用于机器视觉和工业成像应用的标准化数字接口协议。它由自动化成像协会(Automated Imaging Association)开发,旨在解决传统模拟视频接口的局限性,提供一种高效、可靠且易于使用的数字解决方案,以实现相机与图像处理系统之间的高速数据传输。
创龙科技Tronlong
2024/12/23
4470
【高清视频方案分享】12G-SDI与CameraLink输入输出,基于RK3588J+FPGA工业平台
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(3)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.2K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(3)
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.8K0
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
FPGA+DSP的高速AD采集处理开发详解
1. Kintex-7 FPGA使用SRIO IP核作为Initiator,通过AD9613模块采集AD数据。AD9613采样率为250MSPS,双通道12bit,12bit按照16bit发送,因此数据量为16bit * 2 * 250M = 8Gbps;
FPGA开源工作室
2020/06/22
3.9K0
FPGA+DSP的高速AD采集处理开发详解
惊艳!200MSPS采样率,RK3588F高速AD采集与实时显示案例来了!
科技飞速发展,高速数据采集与实时显示技术成为众多领域的关键需求。今天给大家分享一个基于瑞芯微RK3588J + FPGA的高速AD采集与实时显示案例。适用开发环境如下:
创龙科技Tronlong
2025/02/25
2550
惊艳!200MSPS采样率,RK3588F高速AD采集与实时显示案例来了!
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.3K0
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.8K0
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)
解锁4K,Xilinx MPSoC ARM + FPGA高清视频采集与显示方案!
当下,随着数字化多媒体技术以令人惊叹的速度不断演进,高清视频处理成为众多领域关注的焦点。今天为大家分享4K HDMI 高清视频方案,基于Xilinx UltraScale+ MPSoC XCZU7EV高性能平台。
创龙科技Tronlong
2024/12/23
2880
解锁4K,Xilinx MPSoC ARM + FPGA高清视频采集与显示方案!
视频处理之OSD【附源码】
OSD,on-screen display的简称,即屏幕菜单式调节方式。一般我们按一下Menu键后屏幕弹出的显示器各项调节项目信息的矩形菜单,比如调亮度,色调,饱和度等信息,这个显示这个菜单的功能就是视频行业的OSD。
瓜大三哥
2020/06/01
2.6K0
视频处理之OSD【附源码】
TI Sitara AM57x DSP+ARM + Xilinx Artix-7 FPGA开发板 规格书资料
创龙科技TL5728F-EVM是一款基于TI Sitara系列AM5728(双核ARM Cortex-A15 +浮点双核DSP C66x) + Xilinx Artix-7 FPGA处理器设计的高端异构多核评估板,由核心板与评估底板组成。AM5728与Artix-7在核心板内部通过GPMC、I2C通信总线连接,在评估底板通过PCIe通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/05/11
1.1K0
TI Sitara AM57x DSP+ARM + Xilinx Artix-7 FPGA开发板 规格书资料
Zynq-7000电子相册的实现
电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。
FPGA开源工作室
2019/10/29
1.5K0
Zynq-7000电子相册的实现
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
创龙科技TL6678F-EasyEVM是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板,由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1K0
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
推荐阅读
相关推荐
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档