开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

社区首页 >专栏 >ICON

ICON

作者头像

瓜大三哥

发布于 2020-09-14 09:38:01

发布于 2020-09-14 09:38:01

1.6K00

代码可运行

举报

文章被收录于专栏：瓜大三哥瓜大三哥

运行总次数：0

代码可运行

ISE上用ILA 和 VIO 要结合 ICON 核；而在 vivado 中使用 ILA 不需要 ICON 的配合单独使用。

在Xilinx ISE环境下，Chipscope利用 ICON 核通过 FPGA 的 JTAG 端口与内核通信；ILA 核可以用来观察 FPGA 内部信号；VIO 核不仅可以观察信号，还可以将外部输入信号传到 FPGA 中去。

ICON 简介

ICON 控制器提供了JATG BSCAN 组件和 ChipScope 接口，包括集成逻辑分析仪、虚拟输入输出（VIO）、ChipScope监测测器和 ATC2。

ICON 添加

ICON 在工程上位置如下图所示

//ICON 最多可以连接15个

chipscope_icon ICON_inst     
(      
.CONTROL0(control0)
);


//比如给 ICON 上连接一个VIO

chipscope_vio   
(    
inout [35: 0] CONTROL,    
input [ 7: 0] ASYNC_IN
);

参考链接

ICON IP 核

chrome-extension://ibllepbpahcoppkjjllbabhnigcbffpi/https://www.xilinx.com/support/documentation/ip_documentation/chipscope_icon/v1_05_a/chipscope_icon.pdf

图像化界面添加CDC

https://blog.csdn.net/rill_zhen/article/details/8115756

扫码关注一起畅聊

深耕在FPGA 扎根于视频领域

卓越于神经网络

本文参与腾讯云自媒体同步曝光计划，分享自微信公众号。

原始发表：2020-09-07，如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自瓜大三哥微信公众号，前往查看

如有侵权，请联系 cloudcommunity@tencent.com 删除。

本文参与腾讯云自媒体同步曝光计划，欢迎热爱写作的你一起参与！

评论

登录后参与评论

暂无评论

编辑精选文章

换一批

万字详解高可用架构设计

Go 开发者必备：Protocol Buffers 入门指南

10分钟带你彻底搞懂分布式链路跟踪

多租户的 4 种常用方案

亿级月活的社交 APP，陌陌如何做到 3 分钟定位故障？

60页PPT全解：DeepSeek系列论文技术要点整理

FPGA如何进行片上调试？

fpga tcp/ip 区块链缓存

FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题。当所有的仿真没问题了，才能进行最后一步：板级调试。如果仿真都不对，那就没必要下载到芯片里了。

单片机点灯小能手

2021/06/10

1.5K0

集成逻辑分析仪（Integrated Logic Analyzer ：ILA）功能允许用户在 FPGA 设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。

瓜大三哥

2020/09/14

1.9K0

数据分析腾讯云测试服务

Boundary-scan is an integrated method for testing interconnects on printed circuit boards (PCBs) that are implemented at the integrated circuit (IC) level.

瓜大三哥

2020/09/14

2.4K0

FPGA程序加载方式

fpga flash 硬件开发 windows

Vivado 设计过程中生成的 bit 流文件需要通过特定的配置引脚导入到 FPGA 中。专用配置引脚上的不同电压级别决定了不同的配置模式。可选的配置模式有：

瓜大三哥

2020/09/14

3.8K0

VIO 可以实时监测或驱动FPGA内部信号，比如没有按键输出，可以使用VIO output 输出一个虚拟 IO 来模拟按键。

瓜大三哥

2020/09/14

1.2K0

FPGA Xilinx Zynq 系列（二十三）Zynq 片上系统的开发

sdk fpga tcp/ip ide eclipse

今天给大侠带来FPGA Xilinx Zynq 系列第二十三篇，开启十一章，讲述Zynq 片上系统的开发等相关内容，本篇内容目录简介如下：

FPGA技术江湖

2020/12/30

1.5K0

Xilinx Vivado 硬件诊断（ ila和vio的使用）

fpga tcp/ip 缓存

在我们的FPGA设计项目中，硬件的诊断和校验可能会占去超过30%—40%的FPGA开发时间，FPGA的debug也是FPGA设计中重要的一环。掌握并灵活运用FPGA设计工具的debug功能也是加快FPGA设计的关键。

FPGA开源工作室

2019/10/29

8.2K0

Xilinx Vivado 硬件诊断（ ila和vio的使用）

数字IC/FPGA设计基础_ILA原理与使用

爬虫 fpga tcp/ip 缓存

在数字IP/IC，FPGA项目的上板验证阶段，对于一些难以确定原因的bug，比如：RTL仿真时，测试pattern覆盖不够全面，fpga跑起来后的实际信号时序可能跟RTL 仿真不一致，从而出现Bug。一种debug的方式就是用FPGA工具提供的ILA模块（xilixn在ISE中叫：chipscope），来实时抓取FPGA内部数字信号的波形，分析逻辑错误的原因，帮助debug。

FPGA开源工作室

2021/08/26

1.9K0

【新手入门】Vivado工程升级及板级信号调试

李家俊同学给大家介绍了一下如何使用新版本的vivado去打开旧版本的vivado工程。

网络交换FPGA

2020/03/12

4.3K0

今日说“法”：如何防止reg、wire型信号在使用逻辑分析仪时被优化

fpga 硬件开发智能硬件

欢迎大侠来到FPGA技术江湖新栏目今日说“法”，当然，在这里我们肯定不是去研究讨论法律法规知识，那我们讨论什么呢，在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等，欢迎大家一起学习交流，有好的灵感以及文章随笔，欢迎投稿，投稿请标明笔名以及相关文章，投稿接收邮箱：1033788863@qq.com。今天带来的是“如何防止reg、wire型信号在使用逻辑分析仪时被优化”，话不多说，上货。

FPGA技术江湖

2021/04/16

1.2K0

FPGA 之 SOPC 系列（九）SOPC 补充：altera与xilinx对比

今天给大侠带来今天带来FPGA 之 SOPC 系列第九篇，同时也是最后一篇，SOPC 补充：altera与xilinx对比，希望对各位大侠的学习有参考价值，话不多说，上货。

FPGA技术江湖

2020/12/30

9030

如何读取FPGA芯片的序列号ID？

fpga 硬件开发单片机 flash

用过单片机的朋友都知道，单片机芯片内部都有一串序列号，比如STM32，称之为Unique device ID，是一个96Bit的只读数据。

单片机点灯小能手

2022/09/04

3.6K1

如何读取FPGA芯片的序列号ID？

Vivado 逻辑分析仪使用教程

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

FPGA技术江湖

2023/03/10

1.3K0

Vivado 逻辑分析仪使用教程

如何对DFX设计进行调试？

工具连接设计调试优化

对于DFX设计，那么就只能使用实例化方式插入ILA。但即便如此，仍有一些特殊之处。为便于说明，我们看一个实际案例。这个DFX设计中的RP（Reconfigurable Partition）为math，该RP下有两个RM（Reconfigurable Module），分别为add和mult，如下图所示。每个RM中均包含一个ILA。这个ILA无论参数配置是否一致，都要分别调用ILA IP Core，单独例化。这是DFX设计所要求的，即每个IP都要以唯一的方式存在于RM中。

Lauren的FPGA

2023/08/18

6620

FPGA片内RAM读写测试实验

fpga ram 测试配置数据

本节讲述一下 FPGA 片内 RAM 的仿真与测试，我们也知道 RAM 是随机存储器，顾名思义是一种存储数据的一种模块，说到随机呢，也就是我们可以任意的访问它里面的一些地址空间里面的数据。

Gnep@97

2023/09/24

1.1K0

FPGA片内RAM读写测试实验

FPGA片内ROM读写测试实验

fpga 测试程序配置数据

FPGA 本身是 SRAM 架构的，断电之后程序就会消失，那么如何利用 FPGA 实现一个 ROM 呢，我们可以利用 FPGA 内部的 RAM 资源实现 ROM，但这不是真正意义上的 ROM，而是每次上电都会把初始化的值先写入 RAM。Vivado 软件中提供了 ROM 的 IP 核 , 我们只需通过 IP 核例化一个 ROM，根据 ROM 的读时序来读取 ROM 中存储的数据。本节将介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。该实验与 FPGA 片内 RAM 读写测试实验操作类似，可以参考一下。

Gnep@97

2023/10/02

8700

FPGA片内ROM读写测试实验

【新手入门】ISE工程升级到Vivado及板级信号调试技术

版本迁移的操作想必大家已经做过不少了，其中包括从ISE转换到vivado与vivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到vivado中。

网络交换FPGA

2020/03/12

5K0

Xilinx原语的用法

数据分析 ide fpga 硬件开发

原语，其英文名字为Primitive，是Xilinx针对其器件特征开发的一系列常用模块的名字，用户可以将其看成Xilinx公司为用户提供的库函数，类似于C++中的“cout”等关键字，是芯片中的基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等，相当于软件中的机器语言。在实现过程中的翻译步骤时，要将所有的设计单元都转译为目标器件中的基本元件，否则就是不可实现的。原语在设计中可以直接例化使用，是最直接的代码输入方式，其和HDL语言的关系，类似于汇编语言和C语言的关系。 Xilinx公司提供的原语，涵盖了FPGA开发的常用领域，但只有相应配置的硬件才能执行相应的原语，并不是所有的原语都可以在任何一款芯片上运行。在Verilog中使用原语非常简单，将其作为模块名直接例化即可。本节以Virtex平台介绍各类原语，因为该系列的原语类型是最全面的。其它系列芯片原语的使用方法是类似的。 Xilinx公司的原语按照功能分为10类，包括：计算组件、I/O端口组件、寄存器和锁存器、时钟组件、处理器组件、移位寄存器、配置和检测组件、RAM/ROM组件、Slice/CLB组件以及G比特收发器组件。下面分别对其进行详细介绍。在Vivado 中可以打开所有支持的原语，位置如下：

碎碎思

2020/06/30

4.5K0

ZYNQ（FPGA)与DSP之间GPIO通讯

gpio fpga xilinx 嵌入式实时通信

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ（FPGA）与DSP之间GPIO通信的功能、使用步骤以及各个例程的运行效果。

用户10621494

2023/06/16

6170

ZYNQ（FPGA)与DSP之间GPIO通讯

Vivado那些事儿（Vivado介绍）

tcp/ip ide 访问管理 fpga

不过Quartus我现在基本没用了，所以将侧重于另外三个系列，但是路要一步步走，就先拿Vivado开刀吧，需要软件的文末自取（多个版本，一般有一个版本就行了），由于能力有限，如果遇到没解释清楚的就多多包涵啦~

狂人V

2020/11/25

2.9K0

Vivado那些事儿（Vivado介绍）

相关推荐

FPGA如何进行片上调试？

更多 >

LV.1

交叉信息核心院FPGA工程师

作者相关精选

换一批

目录

ICON 简介

ICON 添加

参考链接

加入讨论

的问答专区 >

1产品KOL擅长5个领域

本文部分代码块支持一键运行，欢迎体验

本文部分代码块支持一键运行，欢迎体验