前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >一文了解Place and Route

一文了解Place and Route

作者头像
AsicWonder
发布于 2024-07-12 11:20:04
发布于 2024-07-12 11:20:04
1820
举报

Place and Route是ASIC设计流程中的重要组成部分,在整颗芯片中充当建筑设计师的角色,确定组件的位置以及它们如何连接,同时满足严格的工艺要求。

Place and Route的作用至关重要;如果没有有效的PR,最具创新性的芯片设计也无法成为实物。

什么是Place and Route?

Place and Route是集成电路(IC)和印刷电路板(PCB)电子设计自动化(EDA)过程的关键阶段。这一阶段的输入件是电路原理图——其中电子元件根据所需的功能相互连接。在Place and Route中,两个主要步骤是,首先将各种电子元件放在芯片或PCB上,然后路由它们之间的物理连接。

定义和目的

place过程涉及确定硅片或PCB上每个组件的最佳位置,通常旨在最大限度地减少延迟、节省空间和降低功耗。考虑到组件的尺寸、功耗和散热要求,以及整体设计复杂性,使用各种技术来实现理想的place。

routing在place后进行,重点是使用金属线在每个组件之间创建电气连接。routing必须满足许多设计约束和标准,例如避免信号干扰,满足timing要求,并确保整个设计中的电源分配。routing工具利用复杂的算法来应对复杂的routing挑战,特别是在空间受限且互连密度高的高级工艺节点中尤为普遍。

PR在设计流程中的重要性

place&routing在设计流程中至关重要,因为它直接影响最终产品的性能、功耗和尺寸。place&routing的失误可能导致设计收敛时间的延长,需要多次迭代,并可能导致更高的设计成本。

该阶段对于满足时序要求也至关重要,以确保芯片在所需的时钟速度下正常运行。随着现代芯片日益复杂,包括CPU设计、模拟设计和内存设计,对高效和强大的PR的需求从未像现在这样大。工程师和设计团队不断寻求该领域的改进和创新,努力克服设计物理实现的无数挑战,以提供成功、高质量的电子产品。

基本概念

place和routing的基本概念围绕着几个核心概念:组件的物理排列(place),它们之间的连接(routing),以及同样通过分层方法管理设计复杂性。

  • place:这是芯片或PCB上组件的合理安排。每个组件的位置都满足性能、能效和空间利用率等几个标准。优化放置对于最大限度地减少信号延迟和保护硅上的宝贵空间至关重要。
  • routing:一旦组件place到位,routing就会用金属线建立它们之间的电气连接。高效routing确保最终电路满足所有关键性能指标,没有任何干扰或信号完整性问题。
  • timing要求:满足timing要求是系统以所需速度运行所必需的。满足不同电路组件之间的同步需求非常重要,以避免setup和hold时间违规。
  • power:重要的不仅仅是逻辑和timing,还要维护一个强大的power系统。安全高效地向所有组件输送电力至关重要,需要在place和routing阶段进行仔细规划。
  • 工艺节点:随着技术的进步,半导体行业转向越来越小的工艺节点。每个节点的减少往往会带来更多的设计挑战,特别是在place和routing工具必须走向的更高的互连密度。

通过掌握这些基本概念,芯片工程师可以提高他们以更少的设计迭代来开发符合预定设计标准的理想芯片的能力。

设计层次结构

在广阔的电子设计流程中,设计层次结构的概念是一个强大的策略,以可管理的方式组织电路元素和互连的复杂性。分层设计将电路分解为子电路或模块,允许设计人员在将这些部分集成到最终产品之前,专注于设计中更小、更易于管理的部分。这种模块化方法不仅简化了设计任务,还允许在设计的不同部分进行并行开发,大大加快了整个过程。

分层设计方法的主要好处包括:

  • 易于调试:通过将设计划分为功能块,可以更容易地隔离和解决问题。
  • 设计重用:分层设计使在新设计中重用现有模块成为可能,从而节省时间和资源。
  • 改进的组织:它允许团队同时处理设计的不同部分,优化劳动力利用率并减少设计收敛时间。

因此,实现设计层次结构是管理推进流程节点时遇到的设计复杂性和扩展挑战的关键因素。

设计重用

设计重用原理深深地融入了IC和PCB设计的结构中。通过重复使用之前已验证和优化的现有设计组件或模块,设计人员可以显著减少设计时间和成本。

设计重用的优势包括:

  • 一致性:它促进使用成熟的模块,确保质量一致。
  • 效率:重复使用组件有助于加快设计收敛速度,因为许多工作在以前的项目中已经完成并进行了验证。
  • 资源分配:工程师可以为设计的创新方面分配更多资源,而不是在每个新的设计周期中重新发明车轮。

为了进一步从设计重用中受益,组织通常维护设计文件库——一个由各种设计团队利用的组件、子系统和设计标准组成的设计库。

设计指标

设计指标是可量化的衡量标准,有助于评估设计过程和最终产品的质量和效率。常见指标包括面积、速度、功耗和实现设计收敛所需的迭代次数。此外,收益率、可制造性评分和单位成本等指标在评估设计的经济可行性方面也发挥着至关重要的作用。

指标通常通过提供明确的目标并允许对不同的设计方法或工具进行客观比较来指导设计过程。准确测量和分析这些指标可以带来更可预测的设计时间表、具有成本效益的生产和高质量的最终产品。

设计复杂性

设计复杂性带来的挑战不可低估。随着消费者和行业对具有更大功能和性能的产品的需求,芯片封装在越来越小的面积上,设计的复杂性也相应升级。设计复杂性表现为互连密度增加,电力和散热要求更严格,以及将模拟、数字和混合信号电路等异构系统集成到单个芯片上。

为了应对这种复杂性,设计师求助于一套复杂的EDA工具,利用先进的算法进行place和routing,可以管理数千个组件和连接。通过分层设计和设计重用方法,再加上各种技术的采用,可以有效地应对高级工艺节点和复杂电路集成的复杂挑战。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2024-07-05,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 数字芯片实验室 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
现代异构集成中的物理设计挑战
分享一篇介绍异质集成的论文,作者是来自台湾大学的张耀文教授,IEEE Fellow,IEEE EDA协会的第一位非欧美当选主席。文章链接在此:
光芯
2025/04/08
920
现代异构集成中的物理设计挑战
place和routing流程
place和routing(P&R)过程是电子设计自动化(EDA)流程的关键阶段,它塑造了集成电路(IC)和印刷电路板(PCB)的最终性能和功能。这个错综复杂的过程包括一系列步骤,将高级电路设计转化为准备制造的物理表现形式。关键阶段包括前端设计、逻辑综合、网表生成、时序分析、物理实施以及place和routing的核心活动。每个步骤都遵循严格的准则,以满足电气和物理限制,确保电路符合所有操作规格。
AsicWonder
2024/07/12
1950
place和routing流程
Xilinx SSI白皮书
本篇文章参考自Xilinx的白皮书《Xilinx Stacked Silicon Interconnect Technology Delivers Breakthrough FPGA Capacity, Bandwidth, and Power Efficiency》 导言
猫叔Rex
2024/06/24
2310
Xilinx SSI白皮书
Cadence:UCIe 与先进 Chiplets 架构
随着定制芯片成本上升和AI需求增长,传统单一芯片设计已不再能满足市场多样化需求,而采用模块化Chiplets设计成为了一种趋势。这种设计方式可以优化性能、功耗并降低成本,同时允许设计师根据具体应用需求选择最合适的芯片节点组合。然而,在无标准Chiplets接口时代,每个Chiplets都需要独立设计接口,这不仅消耗大量资源而且延长了上市时间。因此,标准化Chiplets接口成为了推动行业发展关键因素,它能够促进Chiplets的重用,加快设计速度,并提高质量。
数据存储前沿技术
2025/02/11
1100
Cadence:UCIe 与先进 Chiplets 架构
光电共封装(CPO)产业链投资机会梳理
2025年3月18日,在GTC2025发布会上,英伟达推出了全新的NVIDIA Photonics硅光子技术。这项技术通过共封装光学(CPO)取代传统的可插拔光学收发器,使光纤直接连接到交换机,大幅减少数据中心的功耗。据英伟达测算,该技术可降低40MW的功耗,并提高AI计算集群的网络传输效率,为未来超大规模AI数据中心奠定基础。基于此,英伟达推出Spectrum-X与Quantum-X硅光子网络交换机,通过将电子电路与光通信技术深度融合,助力AI工厂连接跨地域的数百万GPU集群,从而降低能耗与运营成本。这表明,CPO技术为未来发展趋势。
AIGC部落
2025/03/21
1940
光电共封装(CPO)产业链投资机会梳理
OFC 2025:Celestial AI的Photonic Fabric技术助力AI时代的内存与网络革新
Celestial AI公司的这份报告聚焦于其用于内存和计算解耦的技术平台——Photonic Fabric,详细阐述了光子学在AI领域的机遇、公司的解决方案、对AI大模型的影响以及相关演示结果。以下是对该报告的详细分析:
光芯
2025/04/08
1580
OFC 2025:Celestial AI的Photonic Fabric技术助力AI时代的内存与网络革新
新思科技发布业界首款全栈式AI驱动型EDA解决方案Synopsys.ai
2023年4月3日 – 近日,在一年一度的全球半导体行业年度技术嘉年华“新思科技用户大会(SNUG World)”上,新思科技(Synopsys)隆重推出了业界首款全栈式AI驱动型EDA解决方案Synopsys.ai,覆盖了先进数字与模拟芯片的设计、验证、测试和制造环节。
芯智讯
2023/04/11
3580
新思科技发布业界首款全栈式AI驱动型EDA解决方案Synopsys.ai
IEDM 2024:台积电的硅光(高性能工艺平台、CPO、光计算) 进展(三)
生成式人工智能(GAI)的普及使得基于光子学的计算成为一种有吸引力的方法,因为它有可能满足对更高能效性能(EEP)的需求。然而,先前用于乘累加(MAC)操作的光学解决方案要么侧重于模拟架构,其受精度和数据转换的限制,要么侧重于可扩展性有限的自由空间光学架构。本文报道了世界上首个用于GAI训练的片上大规模数字光计算系统(DOC)。
光芯
2025/04/08
1050
IEDM 2024:台积电的硅光(高性能工艺平台、CPO、光计算) 进展(三)
​电子设计自动化(EDA)技术概述(21k字)
科学Sciences导读:电子设计自动化(Electronics Design Automation)三大EDA公司(新思Synopsys凯登Cadence明导Mentor)概述。关键词:电子设计自动化Electronics Design Automation,EDA,芯片chip,新思科技Synopsys,楷登电子科技Cadence,明导国际Mentor,华为Huawei。分享或赞赏支持后,公号输入框内发送“EDA”获取本文PDF。
秦陇纪
2019/09/17
4.8K1
详解ASIC设计流程
参考资料[1]博客首页[2]还记得去年应届生秋招,出身于FPGA的同学大多数都去找了IC前端设计的工作,由于都是逻辑设计,都是相通的,倒是没有什么问题,但对于IC的基础知识还是有必要了解一二。今天所讲的主题是ASIC设计流程,据回忆,这是笔试出场率很高的一个问题。且从我个人的经验来看,能清晰了解这一个完整过程的人寥寥无几。这里参考中外文以及互联网资料,写一篇ASIC设计流程文章供大家参考,文中有不妥之处,还望批评指正,谢谢!
Reborn Lee
2020/06/29
1.9K0
联手华为诺亚,南大LAMDA组获EDA顶会DATE 2025最佳论文
近日,南京大学人工智能学院 LAMDA 组钱超教授团队在 DATE 2025 上发表论文《Timing-Driven Global Placement by Efficient Critical Path Extraction》获得了最佳论文奖。
机器之心
2025/02/25
1310
联手华为诺亚,南大LAMDA组获EDA顶会DATE 2025最佳论文
IC test socket工程师分享案例:多倍压压电式蜂鸣器驱动集成电路IC解析
压电式蜂鸣器因其结构简单、音效清脆、能耗低的优点而被广泛应用于各种电子产品中,如家用电器、报警设备、玩具以及通信设备。然而,高效驱动压电式蜂鸣器却一直是设计师们的追求目标,尤其是在低电压低功耗的环境下,如何实现高效驱动成为了设计人员亟需解决的问题。本文将为大家深度解析一种基于多倍压电荷泵技术的压电式蜂鸣器驱动集成电路(IC),在3V直流电源工作下,能够获得最大18Vp-p的驱动电压,极大程度地满足了电子产品的提示、警报等需求。
ICsocketgirl
2025/01/06
640
IC test socket工程师分享案例:多倍压压电式蜂鸣器驱动集成电路IC解析
为什么EDA软件对芯片设计如此重要?
对于系统厂商而言,如果说芯片是子弹,是粮食的话,那么芯片EDA工具则是制造子弹,加工粮食的工具,其重要性可见一斑。
数字芯片社区
2020/07/15
1.5K0
为什么EDA软件对芯片设计如此重要?
Greenberg:AI、Chiplet 与 HBM(长文多图)
Note:关于L4的说法不必较真,只需了解HBM介于L1/L2 Cache 和DDR内存之间就好了。
数据存储前沿技术
2025/02/11
1760
Greenberg:AI、Chiplet 与 HBM(长文多图)
SoC的发展趋势
硅基科技的核心就是电子元件的演变,特别是它们如何集成和互连。这些技术创新中最具突破性的创新之一是System-on-a-Chip(SoC)。要充分掌握SoC发展的意义,必须探索其起源、演变及其对当今科技格局的影响。
AsicWonder
2024/04/01
3310
SoC的发展趋势
谷歌会超越三大巨头垄断芯片EDA设计工具吗?
文章开头提到的谷歌研究论文题目为《芯片布局与深度强化学习 (Chip Placement with Deep Reinforcement Learning)》。文中研究人员针对芯片设计流程中最复杂耗时的布局布线阶段提出了一种基于深度强化学习的芯片布局方法,目标是将宏(如SRAM)和标准单元(逻辑门,如NAND、NOR和XOR)的网表节点映射到一个芯片版图上,从而优化功率、性能和面积(PPA),同时遵守对布局密度和布线拥塞的约束。
网络交换FPGA
2020/05/08
1.9K0
谷歌会超越三大巨头垄断芯片EDA设计工具吗?
机器学习如何帮助将芯片设计
在过去的 20 年里,集成电路 (IC) 行业的发展是难以想象的,我们现在正在见证下一阶段的变化。为了利用半导体工艺的进步带来的机遇,需要不断开发新的工具和方法,以便使用这些技术的设计工程师尽可能地提高生产力。机器学习(ML)也已经发展到现在似乎每个人都在使用的工具之一,但是ML对芯片设计意味着什么?是否ML确实是芯片设计的未来?
AsicWonder
2024/04/01
2060
机器学习如何帮助将芯片设计
新思科技推出突破性ECO解决方案PrimeClosure,助力设计效率提升10倍
加利福尼亚州山景城,2022年10月14日——近日,新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)宣布推出突破性的黄金签核ECO解决方案,旨在解决工程设计收敛时间过长的问题,从而提高先进电子设计效率,实现更佳功耗、性能和面积(PPA)目标。
芯智讯
2022/10/28
4400
新思科技推出突破性ECO解决方案PrimeClosure,助力设计效率提升10倍
数据中心光开关(科普综述翻译)
翻译一篇关于数据中心光开关的综述,作者包括欧洲的剑桥大学、埃因霍温科技大学,日本AIST团队,美国哥伦比亚大学团队以及国内浙江大学团队等。
光芯
2025/04/08
460
数据中心光开关(科普综述翻译)
Google芯片自动布局论文解读
四月初,谷歌大脑团队使用 AI 进行芯片布局的一篇相关研究论文《Chip Placement with Deep Reinforcement Learning》在 ArXiv 上公布。在 Azalia Mirhoseini 这篇 ArXiv 论文中,她和谷歌高级软件工程师 Anna Goldie 表示,对芯片设计进行了足够长时间的学习之后,团队开发的算法可在不到 24 小时的时间内为谷歌 TPU 完成设计,且在功耗、性能、面积都超过了人类专家数周的设计成果。她们认为,理想情况下,新设计出的芯片应该能够很好地满足当今 AI 算法的需求,“如果 AI 能够缩短芯片的设计周期,在硬件与 AI 算法之间建立共生关系,会进一步推动彼此的进步”。
网络交换FPGA
2020/05/26
1.2K0
Google芯片自动布局论文解读
相关推荐
现代异构集成中的物理设计挑战
更多 >
目录
  • 什么是Place and Route?
    • 定义和目的
    • PR在设计流程中的重要性
  • 基本概念
  • 设计层次结构
  • 设计重用
  • 设计指标
  • 设计复杂性
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档