Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >【tcl学习】vivado write_project_tcl

【tcl学习】vivado write_project_tcl

作者头像
FPGA开源工作室
发布于 2020-08-17 08:39:44
发布于 2020-08-17 08:39:44
2.6K00
代码可运行
举报
文章被收录于专栏:FPGA开源工作室FPGA开源工作室
运行总次数:0
代码可运行

每次创建vivado工程时都会生成大量的文件,这样一方面导致占用的磁盘空间很大,另一方面也不利于vivado工程的copy和github上传等操作。这里教大家一个简单又实用的方法,将工程保存成xxx.tcl,只保留ip ,verilog/vhdl和xdc等必要文件即可。

1 write_project_tcl

目的:导出Tcl脚本以重新创建当前项目

语法

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
write_project_tcl [‑paths_relative_to <arg>]
                  [‑origin_dir_override <arg>]
                  [‑target_proj_dir <arg>] 
                  [‑force] 
                  [‑all_properties]
                  [‑no_copy_sources]
                  [‑no_ip_version]
                  [‑absolute_path] 
                  [‑dump_project_info] 
                  [‑use_bd_files]
                  [‑internal] 
                  [‑quiet] 
                  [‑verbose] 
                  <file>

使用说明

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[-paths_relative_to]覆盖源文件的引用目录变量相对路径默认值:
脚本输出目录路径
[-origin_dir_override]将“origin_dir”目录变量设置为指定值
(默认值是使用-paths_relative_to switch指定的值)默认值:无
[-target_proj_dir]需要还原项目的目录默认值:当前项目目录路径
[-force]覆盖现有的tcl脚本文件
[-all_properties]写入项目的所有属性(默认和非默认)对象
[-no_copy_sources]即使源文件在原始文件中是本地的,也不要导入它们
项目默认值:1
[-no_ip_version]标志以不将ip版本作为ip VLNV的一部分包含在中
创建“单元”命令。默认值:1
[-absolute_path]将所有文件路径设为绝对路径,与原始项目目录相对应
[-dump_project_info]写入对象值
[-use_bd_files]直接使用bd源,而不是将procs写到创造他们
[-internal]在生成的tcl脚本中打印基本头信息
[-quiet]安静地执行命令,不返回来自命令。
[-verbose]在命令执行期间挂起消息限制
<file>要生成的tcl脚本文件的名称

举例

下面的示例为被命名recreate.tcl对于当前项目:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
write_project_tcl recreate.tcl

以下命令导出当前项目的Tcl脚本并写入所有属性,包括默认值或非默认值:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
write_project_tcl -all_properties recreate.tcl
本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2020-08-13,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA开源工作室 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
【Vivado那些事】关于reset_project和reset_project -exclude ip使用
之前群里有一些关于在Vivado中IP综合时出现各种问题,大部分通过reset_project这个TCL命令解决,今天就简单分析一下reset_project这个命令的作用。
碎碎思
2021/02/26
1.9K0
【tcl学习】vivado write_edif
(3)open Elaborated Design or Open Synthesized Design or Open
FPGA开源工作室
2020/08/20
2.5K0
【tcl学习】vivado write_edif
【分享】给Vivado Block Design的TCL脚本添加IP repository(仓库)路径信息
作者: 付汉杰 hankf@xilinx.com hankf@amd.com 测试环境: Vivado 2021.2 致谢: 同事John Hu提供了命令,非常感谢。
hankfu
2022/03/23
1.5K0
​FPGA便捷开发-TCL商店(开源)
在IC领域中常用的脚本有Tcl、Perl、Shell、Python等,在这些脚本里面,Tcl(“工具命令语言”( 即Tcl的全称Tool Command Language))由于其语法简单,易上手等特点,在FPGA开发中越来越受到重视。
碎碎思
2022/04/14
1.4K0
​FPGA便捷开发-TCL商店(开源)
【Vivado那些事儿】两种创建工程的方法
本篇介绍了两种创建工程的方法,一种是根据向导进行创建,一种是直接使用tcl指令进行创建,还简单介绍了工程参数在哪进行更改。
狂人V
2020/12/22
8510
【Vivado那些事儿】两种创建工程的方法
实验室自研工具Vivado Batch Mode Tool介绍!
手点Vivado GUI也太低效了,关注“Z胖实验室”公众号,公众号内回复 Vivado脚本 获得链接
网络交换FPGA
2019/10/29
2.6K1
实验室自研工具Vivado Batch Mode Tool介绍!
在Vivado下利用Tcl实现IP的高效管理
在Vivado下,有两种方式管理IP。一种是创建FPGA工程之后,在当前工程中选中IP Catalog,生成所需IP,这时相应的IP会被自动添加到当前工程中;另一种是利用Manage IP,创建独立的IP工程,缺省情况下,IP工程的名字为magaged_ip_project。在这个工程中生成所需要的IP,之后把IP添加到FPGA工程中。Xilinx推荐使用第二种方法,尤其是设计中调用的IP较多时或者采用团队设计时。Tcl作为脚本语言,在FPGA设计中被越来越广泛地使用。借助Tcl可以完成很多图形界面操作所不能完成的工作,从而,可提高设计效率和设计自动化程度。Vivado对Tcl具有很好的支持,专门设置了Tcl Shell(纯脚本模式)和Tcl Console(图形界面模式)用于Tcl脚本的输入和执行。本文介绍了如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理。
碎碎思
2020/10/30
3.4K0
在Vivado下利用Tcl实现IP的高效管理
如何使用Git进行Vivado工程的管理
git有多好用我就不用多说了,可谓是程序员必备技能之一。对于一般的软件代码来说,只需把源文件进行git管理即可。但对于FPGA工程师来说,使用git多多少少有些蛋疼,主要有下面几个问题:
猫叔Rex
2020/06/28
2K0
Vivado Non-Project MODE Tcl Commands
1 read_edif:将EDIF或NGC网表文件导入当前项目的“设计源”文件集。
FPGA开源工作室
2020/02/14
2.2K0
Vivado Non-Project MODE Tcl Commands
摆脱Vivado单独建仿真环境的终极解决方案
)中就曾提到,隔行如隔山,做芯片的人永远无法理解只做FPGA样机的人在某些情况下不做仿真就直接上板的做法,非芯片设计出身只做FPGA样机的人也不知道这个世界上还存在更为高效的Verilog或VHDL语言的仿真工具和仿真方法,也不理解为了把一个芯片做到极致,必须严格要求代码规范的做法。为了能够使用上一篇文章中高效的Verdi或者SimVision仿真调试工具,脱离Vivado等仿真工具单独搭建仿真环境的就成为比较急迫的需求了。
网络交换FPGA
2019/10/29
1.9K0
摆脱Vivado单独建仿真环境的终极解决方案
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
我们在Windows系统下使用Vivado的默认设置调用第三方仿真器比如ModelSim进行仿真时,一开始仿真软件都会默认在波形界面中加载testbench顶层的信号波形,并自行仿真1000ns后停止。当我们想查看对应模块的波形时,需要自己去手动添加,并且为了防止跑一段时间仿真后,添加新模块或者信号却发现没有记录波形,就要提前手动在控制台上执行log -r ./*命令来实现对全部信号波形的记录。但是每当我们修改完代码,关闭重启仿真器再一次仿真时,就需要将之前的操作(删改添加对应模块信号,执行log -r ./*等)重新完成一遍才能继续跑出想看的信号波形。尽管可以通过将仿真时添加的模块信号保存为*.do文件,下次仿真通过执行do *.do的形式来快速添加之前波形;但在频繁修改代码,需要经常重新仿真的情况下,每次都手动去添加信号的操作会比较影响到我们的情绪,那么能否通过脚本语言比如Python来实现一键仿真并自动添加好所需要的模块信号呢?
网络交换FPGA
2020/08/28
3.1K0
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
基于 FPGA Vivado 示波器设计(附源工程)
今天给大侠带来基于 FPGA Vivado 示波器设计,开发板实现使用的是Digilent basys 3,如有想要入手 basys 3 开发板的,可以联系牛总:18511371833。话不多说,上货。
FPGA技术江湖
2020/12/30
2.3K0
Ant简介
-classpath: 设置用户类路径,它将覆盖CLASSPATH 环境变量中的用户类路径。若既未指定CLASSPATH 又未指定-classpath,则用户类路径由当前目录构成。 -sourcepath: 指定用以查找类或接口定义的源代码路径。与用户类路径一样,源路径项用分号 (;)进行分隔,它们可以是目录、JAR 归档文件或 ZIP 归档文件。如果使用包,那么目录或归档文件中的本地路径名必须反映包名。
acc8226
2022/05/17
1K0
Ant简介
Vivado Tcl 脚本编译工程
工具命令语言(Tcl--Tool Command Language)是Vivado®工具环境中集成的脚本语言。Tcl是半导体行业中用于应用程序编程接口的标准语言,并由Synopsys®设计约束(SDC)使用。
FPGA开源工作室
2020/02/14
2.4K0
Vivado Tcl 脚本编译工程
【超实用】一分钟学会如何用最小存储空间保存Vivado工程!
VIVADO工程目录中包含很多中间生成文件,这导致一个工程大小普遍在几百MB甚至GB级别,在我们保存工程备份或者使用Git的时候是很不方便的。好在VIVADO为我们提供了大量的脚本,我们可以只保留工程的源码和一个脚本,在需要恢复工程时使用tcl恢复VIVADO工程。
网络交换FPGA
2020/04/21
2.2K0
【超实用】一分钟学会如何用最小存储空间保存Vivado工程!
基于 FPGA Vivado 的74系列IP封装(附源工程)
今天给大侠带来基于 FPGA Vivado 的 74 系列IP封装,开发板使用的是Digilent basys 3,如有想要入手 basys 3 开发板的,可以联系牛总:18511371833。话不多说,上货。
FPGA技术江湖
2020/12/30
1.4K0
基于 FPGA Vivado 信号发生器设计(附源工程)
今天给大侠带来基于 FPGA Vivado 信号发生器设计,开发板实现使用的是Digilent basys 3,如有想要入手 basys 3 开发板的,可以联系牛总:18511371833。话不多说,上货。
FPGA技术江湖
2020/12/30
2.2K1
【分享】升级Vivado工程脚本
Vivado可以导出脚本,保存创建工程的相关命令和配置,并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小,远远小于工程打包文件的大小,因此便于备份和版本管理。 脚本里指定了Vivado的版本、器件的型号,IP的版本。如果导出脚本时的相关版本,和恢复工程时的相关版本不一样,会导致创建工程失败。可以通过手工检查和修改相关版本信息,升级Vivado工程脚本,使新的Vivado也能恢复出对应的工程。 目前我电脑中只有Vivado 2020.2。但是得到了一份Vivado 2020.1为开发板vck190 es的创建的工程脚本。下面以把前述脚本升级到Vivado 2020.2为例,讨论如何升级Vivado工程脚本。
hankfu
2021/03/03
2.2K0
【Vivado那些事儿】Vivado环境一览
在我看来,用好一个工具的前提,就需要对工具有比较清晰的认识,不然对工具都不熟悉,遇到一些关乎工具上的问题时,会根本无从下手,也会在一定程度上影响项目的开发,所以很多时候,在进行一些项目的时候,团队里使用的开发工具的版本都会进行一定的统一,而不能一味的追求新版本,就是为了减少工具引起问题,从而提高项目进展速度。(PS:个人使用就看你自己的心情了)
狂人V
2020/12/08
1.4K0
【Vivado那些事儿】Vivado环境一览
Vivado Non-Project模式
read_verilog [ glob ./sources_1/imports/new/*.v ]
瓜大三哥
2018/07/30
1.7K0
Vivado Non-Project模式
推荐阅读
相关推荐
【Vivado那些事】关于reset_project和reset_project -exclude ip使用
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
本文部分代码块支持一键运行,欢迎体验
本文部分代码块支持一键运行,欢迎体验